Μονάδα:
Κατεύθυνση Ηλεκτρονικός Αυτοματισμός (Η/Α, με πρόσθετη εξειδίκευση στην Πληροφορική και στα πληροφοριακά συστήματα)Βιβλιοθήκη Σχολής Θετικών Επιστημών
Ημερομηνία κατάθεσης:
2019-09-14
Συγγραφέας:
Παπαθεοφάνους Ελισσαίος-Αλέξιος
Στοιχεία επιβλεπόντων καθηγητών:
Διονύσης Ρεΐσης, Επίκουρος Καθηγητής, Τμήμα Φυσικής, Σχολή Θετικών Επιστημών, ΕΚΠΑ
Πρωτότυπος Τίτλος:
Digital Architectures for Interfaces Supporting 25Gpbs Ethernet in 5G Networks
Γλώσσες εργασίας:
Αγγλικά
Μεταφρασμένος τίτλος:
Ψηφιακές Αρχιτεκτονικές Διεπαφών για υποστήριξη 25Gbps Ethernet σε Δίκτυα 5G
Περίληψη:
The objective of this thesis is to provide a functional implementation of a 25Gbps Ethernet interface on a Xilinx FPGA. The whole thesis was part of the 5G-PHOS research project which is supported by the Horizon 2020 Framework Programme for Research and Innovation of the European Commission. The implementation of the interface was based on an already existing IP-Core from Xilinx, the 10G/25G Ethernet Subsystem. All the development and testing of the interface is performed on Xilinx Zynq UltraScale+ RFSoC ZCU111 Evaluation Board.
First, study of the IEEE 802.3-2012 Ethernet Standard and the services it provides at the Physical and Data Link layers of the OSI Reference Model is performed. The next step is studying the architecture of the Ethernet Subsystem and how the Ethernet Standard services mentioned above are mapped and implemented in hardware. Further and more detailed study was performed on the ZCU111 hardware resources, such as high-performance transceivers, clocking sources, memories etc in order to implement the system on chip. For testing the interface at 10Gbps operation,
another similar system based on a different Xilinx IP Core, 10 Gigabit Ethernet Subsystem, was implemented on a Xilinx Virtex-7 FPGA VC707 Evaluation Board. On this design, Ethernet traffic generation and checking modules were developed. Finally, for 25Gbps operation tests, Mellanox Bluefield Reference Platform was connected to the ZCU111 board.
Κύρια θεματική κατηγορία:
Θετικές Επιστήμες
Λέξεις-κλειδιά:
Δίκτυα 5ης Γενιάς, Διεπαφή Ethernet
Αρ. σελίδων ευρετηρίου:
0
Αρ. βιβλιογραφικών αναφορών:
10
Αρχείο:
Δεν επιτρέπεται η πρόσβαση στο αρχείο. H πρόσβαση επιτρέπεται μόνο εντός του δικτύου του ΕΚΠΑ.
EA_Papatheofanous_2017517_Master_Thesis (1).pdf
1 MB
Δεν επιτρέπεται η πρόσβαση στο αρχείο. H πρόσβαση επιτρέπεται μόνο εντός του δικτύου του ΕΚΠΑ.
