

## ΕΘΝΙΚΟ ΚΑΙ ΚΑΠΟΔΙΣΤΡΙΑΚΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΑΘΗΝΩΝ

### ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ

## ΔΙΑΤΜΗΜΑΤΙΚΟ ΠΡΟΓΡΑΜΜΑ ΜΕΤΑΠΤΥΧΙΑΚΩΝ ΣΠΟΥΔΩΝ ΣΤΗ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

# Εφαρμογές των Memristors σε Ψηφιακά και Αναλογικά Κυκλώματα

Γεώργιος Κ. Γεώργας

**Επιβλέπουσα** : Αγγελική Αραπογιάννη, Ομότιμη Καθηγήτρια

ΑΘΗΝΑ

**ΙΟΥΝΙΟΣ 2019** 

## ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

Εφαρμογές των Memristors σε Ψηφιακά και Αναλογικά Κυκλώματα

**Γεώργιος Κ. Γεώργας Α.Μ.**: MM276

ΕΠΙΒΛΕΠΩΝ : Αγγελική Αραπογιάννη, Ομότιμη Καθηγήτρια

Ιούνιος 2019

## ΠΕΡΙΛΗΨΗ

Η παρούσα εργασία έχει ως βασικό στοιχείο ανάλυσης το memristor, το οποίο ανακαλύφθηκε από τον καθηγητή Leon Chua και αποτελεί πλέον το τέταρτο θεμελιώδες ηλεκτρικό στοιχείο.

Στην πρώτη ενότητα γίνεται λεπτομερής αναφορά στην πρώτη εφαρμοσμένη υλοποίηση του, στον τρόπο λειτουργίας του και τις ιδιότητες που εμφανίζει. Παρουσιάζονται διαχρονικά οι προσπάθειες που έχουν γίνει για τη μοντελοποίηση της συσκευής. Για να γίνουν διακριτές οι μεταξύ τους διαφορές, παρατίθενται μέσω προσομοίωσης οι σχέσεις των εξεταζόμενων μεταβλητών των σημαντικότερων μοντέλων ώστε να δειχθεί η αλληλεπίδραση μεταξύ τους και τελικά να συμπεράνουμε ποιό θεωρητικό μοντέλο προσομοιάζει περισσότερο με το φυσικό. Στη συνέχεια παρουσιάζονται τρείς διαφορετικοί τρόποι υλοποίησης των ψηφιακών λογικών κυκλωμάτων με τη χρήση του memristor ως βασικό στοιχείο (τρόπος υλοποίησης Magic – MRL - Imply). Στην τελευταία ενότητα, παραθέτουμε και συγκρίνουμε αναλογικούς ενισχυτές μεταβλητή αντίσταση.

Το βασικό συμπέρασμα που προκύπτει είναι ότι η εφαρμογή του memristor σε αντικατάσταση της αντίστασης παρουσιάζει σημαντικά πλεονεκτήματα όπως οι μικρότερες διαστάσεις της συσκευής, η σταθερότερη τάση εξόδου στις μεταβολές της θερμοκρασίας καθώς επίσης και η δυνατότητα ελέγχου της.

**ΘEMATIKH ΠΕΡΙΟΧΗ**: Memristive devices

**ΛΕΞΕΙΣ ΚΛΕΙΔΙΑ**: memristor, μνημοαντίσταση, ενισχυτές με memristors, μη πτητική μνήμη, μη γραμμική αντίσταση.

## ABSTRACT

The present essay is analyzing the memristor, which was discovered by Professor Leon Chua and is now the fourth basic electrical element.

The first section details the first application, its operating mode and its properties. The attempts to model the device are presented over time. In order to distinguish the differences among them, the relationships between the examined variables of the most important models are shown by simulation in order to show the interaction between them and ultimately to conclude which theoretical model is more like the physical one. Moreover, three different ways of implementing the digital logic circuits using the memristor as a basic element (operating mode Magic - MRL - Imply) are presented. In the last section, we present and compare analog amplifiers of variable gain and bandwidth using the memristor as a variable resistor.

The basic conclusion is that the application of the memristor to replace the resistor presents important advantages such as the smaller dimensions of the device, the stable output voltage to temperature changes as well as its ability to control the output.

#### SUBJECT AREA: Memristive devices

**KEYWORDS**: memristor, memristance, memristive amplifiers, non volatile memory, non-linear resistance.

Στην αδελφή μου Δήμητρα.

## ΕΥΧΑΡΙΣΤΙΕΣ

Θα ήθελα να ευχαριστήσω την καθηγήτρια, κα Αραπογιάννη Αγγελική, για την πρόταση του συγκεκριμένου θέματος και τη συνεχή επίβλεψη της κατά τη διάρκεια της συγγραφής της εργασίας, που με βοήθησε να συνειδητοποιήσω πόσο σημαντικός είναι ο τομέας της έρευνας και η συνεχής προσπάθεια στην ανάπτυξη του τομέα της ηλεκτρονικής για τη σύγχρονη κοινωνία.

Επίσης, ευχαριστώ την οικογένεια μου για την έμπρακτη βοήθειά τους και τη συμπαράστασή τους καθ' όλη τη διάρκεια του μεταπτυχιακού.

# ΠΕΡΙΕΧΟΜΕΝΑ

ПРОЛ	ΠΡΟΛΟΓΟΣ		
1. M	IEMRISTORS	21	
1.1 Eı	σαγωγή	21	
1.2 N	Ιοντέλα memristor	25	
1.1.1	Μοντέλο ΗΡ		
1.1.2	Μη νοαμμικά μοντέλα		
1.1.2	.1 Μοντέλο A. Joglekar et al. window function		
1.1.2	.2 Μοντέλο Β. Biolek et al. window function		
1.1.2			
1.1.2	.4 Μοντέλο Piecewise Linear window function [14],[17][18],[19]		
1.1.2	5 Μοντέλο Nonlinear window function [14]		
1.1.2	.6 Μοντέλο Zha's window function [20]		
1.1.2	.7 Μοντέλο Benderli window function		
1.1.3	Συγκριτικά στοιχεία		
1.1.4	Μοντέλο Lehtonen		
1.1.5	Moντέλο Simmons Tunnel Barrier		
1.1.6	ο Μοντέλο ΤΕΑΜ (Threshold Adaptive Memristor Model)		
1.1.7	' Μοντέλο VTEAM		
1.1.8	Εφαρμογές των memristor		
2. M	IAGIC		
2.1.	Memristor Aided loGIC (MAGIC)		
2.1.1	Πρώτο στάδιο		
2.1.2	2. Δεύτερο στάδιο		
2.2.	Πύλη OR	41	
2.2.1.	Και οι δύο είσοδοι ίσες με λογικό μηδέν	41	
2.2.2.	Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν	42	
2.2.3.	Και οι δύο είσοδοι ίσες με λογικό ένα	43	
2.3.	Πύλη ΑΝD	43	
2.3.1.	Και οι δύο είσοδοι ίσες με λογικό μηδέν	44	

2.3.2.	Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν	44
2.3.3.	Και οι δύο είσοδοι ίσες με λογικό ένα	45
2.4.	Πύλη NOR	45
2.4.1.	Και οι δύο είσοδοι ίσες με λογικό μηδέν	46
2.4.2.	Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν	46
2.4.3.	Και οι δύο είσοδοι ίσες με λογικό ένα	47
2.5.	Πύλη NAND	47
2.5.1.	Και οι δύο είσοδοι ίσες με λογικό μηδέν	48
2.5.2.	Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν	48
2.5.3.	Και οι δύο είσοδοι ίσες με λογικό ένα	49
2.6.	Πύλη ΝΟΤ	50
2.6.1.	Είσοδος ίση με λογικό μηδέν	50
2.6.2.	Είσοδος ίση με λογικό ένα	51
2.7.	Πύλη XOR	52
2.8.	Πύλη XNOR	53
2.9.	Πύλη Half Adder	55
2.10.	Πύλη Half Subtractor	57
2.11.	Πύλη Full Adder	60
2.12.	Πύλη Full Subtractor	63
<b>3.</b> I	MEMRISTOR RATIOED LOGIC	
3.1 I	MRL ένα υβριδικό μοντέλο	66
		-
יב ב. בב		b/ 
3.2.	<ul> <li>Αι οι στο δούο εισούοι τος με πογικό μηθεν</li> <li>Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν</li> </ul>	
3.2.	<ul> <li>3 Και οι δύο είσοδοι ίσες με λονικό ένα</li> </ul>	
	/1 -1	

3.3	Πύλr	η AND	69
3	.3.1	Και οι δύο είσοδοι ίσες με λογικό μηδέν	69
3	.3.2	Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν	70
3	.3.3	Και οι δύο είσοδοι ίσες με λογικό ένα	70
3.4	Πύλr	η NOT	71
3.5	Πύλr	η NOR	72
3.6	Πύλr	η NAND	72
3.7	Πύλr	η XOR	73
3.8	Πύλr	η XNOR	74
3.9	Half	Adder & Half Subtractor	75
3.10	Fu	ull Adder	76
3.11	Fu	ull Subtractor	77
4.	IMP	PLY	78
4.1	Εισα	γωγή στην Imply	78
4.2	Βασι	ικές λογικές πράξεις στη λογική IMPLY	78
4.3	Πύλη	η Buffer	79
4.4	Πύλr	η NOT	79
4.5	Πύλr	η OR	79
4.6	Πύλr	η NOR	80
4.7	Πύλr	ባ AND	80
4.8	Πύλr	η NAND	81
4.9	Πύλr	η XOR	81
4.10	Πι	ύλη XNOR	82
4.11	Πι	ύλη Half Adder	83
4.12	П	ύλη Half Subtractor	84

4.13	Full Adder & Full Subtractor85
5. E	ΝΙΣΧΥΤΕΣ
5.1.	Ενισχυτές με χρήση memristor88
5.1.1.	Αναστρέφων ενισχυτής με memristors88
5.1.1.1	Αναστρέφων ενισχυτής με memristor στον βρόχο ανάδρασης89
5.1.1.2	Αναστρέφων ενισχυτής με memristor στην αναστρέφουσα είσοδο
5.1.2.	Μη αναστρέφων ενισχυτής με memristors89
5.1.2.1	Μη αναστρέφων ενισχυτής με memristor στο βρόχο ανάδρασης
5.1.2.2	Μη αναστρέφων ενισχυτής με memristor στην αναστρέφουσα είσοδο
5.2.	Προγραμματισμός memristor υψηλής ακρίβειας91
5.2.1.	Λειτουργία του κυκλώματος92
5.2.2.	Αποτελέσματα95
5.3.	Σύγκριση τριών Ενισχυτών με memristor96
5.3.1.	Ενισχυτής κοινής πηγής96
5.3.2.	Ενισχυτής κοινού απαγωγού96
5.3.3.	Διαφορικός ενισχυτής97
5.3.4.	Πειραματικά αποτελέσματα97
5.4.	Σύγκριση ενός ενισχυτή με ή χωρίς memristor101
5.5.	Αποτελέσματα προσομοίωσης103
ΠΙΝΑ	ΚΑΣ ΟΡΟΛΟΓΙΑΣ112
ΣΥΝΤ	ΜΗΣΕΙΣ – ΑΡΚΤΙΚΟΛΕΞΑ – ΑΚΡΩΝΥΜΙΑ114
ПАРА	PTHMA115
ANAd	ΟΡΕΣ122

## ΚΑΤΑΛΟΓΟΣ ΕΙΚΟΝΩΝ

Εικόνα 1.1 Τα θεμελιώδη ηλεκτρικά στοιχεία (πηνίο, πυκνωτής, αντίσταση και
memristor) και η συσχέτιση με τα τέσσερις θεμελιώδης ηλεκτρικές μεταβλητές ( τάση,
ηλεκτρικό φορτίο, μαγνητική ροή και ηλεκτρικό ρεύμα)
Εικόνα 1.2 Διαγράμματα τάσης-ρεύματος για τα τέσσερα θεμελιώδη ηλεκτρικά στοιχεία. 
Εικόνα 1.3 Διάγραμμα ρεύματος – τάσης του memristor για διαφορετικές συχνότητες
τάσης εισόδου23
Εικόνα 1.4 Μοντέλα memristor25
Εικόνα 1.5 Τιτάνιο25
Εικόνα 1.6 ΗΡ μοντέλο26
Εικόνα 1.7 Αναπαράσταση των δύο περιοχών του memristor στις αντίστοιχες αντιστάσεις R <sub>ON</sub> και R <sub>OFF</sub> 27
Εικόνα 1.8 Γραφικές για διαφορετικές τιμές της παραμέτρου ρ στο μοντέλο του A.Joglekar
Εικόνα 1.9 Γραφικές για διαφορετικές τιμές της παραμέτρου p στο μοντέλο του B. Biolek
Εικόνα 1.10 Γραφικές για διαφορετικές τιμές των παραμέτρων ρ και j στο μοντέλο του C. Prodromakis
Εικόνα 1.11 Γραφικές για διαφορετικές τιμές της παραμέτρου p στο μοντέλο Piecewise Linear
Εικόνα 1.12 Γραφικές για διαφορετικές τιμές της παραμέτρου p στο μοντέλο Nonlinear. 
Εικόνα 1.13 Γραφικές για διαφορετικές τιμές της παραμέτρου p στο μοντέλο Zha's33
Εικόνα 1.14 Γραφική παράσταση για το μοντέλο Benderli
Εικόνα 1.15 Γραφική παράσταση ρεύματος-τάσης για memristor για διαφορετικές τάσεις εισόδου
Εικόνα 1.16 Γραφική παράσταση ρεύματος-τάσης για memristor για διαφορετικές τάσεις εισόδου

Εικόνα 1.17 Γραφικές παραστάσεις memristance (μνημοαντίστασης) - time (χρ	όνου) για
τα μοντέλα συνάρτησης : Joglekar, Prodromakis, Biolek, piecewise linear, non Zah's	ılinear και 35
Εικόνα 1.18 Αναπαράσταση του μοντέλου Simmons Tunnel Barrier	
Εικόνα 1.19 Εφαρμονές του memristor σε υλοποιήσεις κυκλωμάτων με	διακριτά
στοιχεία ή με crossbar arrays, στον τομέα των ψηφιακών και στον αν ηλεκτρονικών κυκλωμάτων	αλογικών 38
Εικόνα 2.1 Πύλη OR	41
Εικόνα 2.2 Είσοδοι ίσες με λογικό «0»	42
Εικόνα 2.3 Διαφορετικές Είσοδοι	42
Εικόνα 2.4 Είσοδοι ίσες με λογικό «1»	43
Εικόνα 2.5 Πύλη AND	43
Εικόνα 2.6 Είσοδοι ίσες με λογικό «0»	44
Εικόνα 2.7 Διαφορετικές Είσοδοι	44
Εικόνα 2.8 Είσοδοι ίσες με λογικό «1»	45
Εικόνα 2.9 Πύλη NOR	45
Εικόνα 2.10 Είσοδοι ίσες με λογικό «0»	46
Εικόνα 2.11 Διαφορετικές Είσοδοι	47
Εικόνα 2.12 Είσοδοι ίσες με λογικό «1»	47
Εικόνα 2.13 Πύλη AND	48
Εικόνα 2.14 Είσοδοι ίσες με λογικό «0»	48
Εικόνα 2.15 Διαφορετικές Είσοδοι	49
Εικόνα 2.16 Είσοδοι ίσες με λογικό «1»	49
Εικόνα 2.17 Πύλη ΝΟΤ	50
Εικόνα 2.18 Είσοδος ίση με λογικό «0»	50
Εικόνα 2.19 Είσοδος ίση με λογικό «1»	51
Εικόνα 2.20 Πύλη XOR	52
Εικόνα 2.21 Πύλη XNOR	53

Εικόνα 2.22 Απλοποιημένη πύλη XOR	54
Εικόνα 2.23 Απλοποιημένη πύλη XNOR	54
Εικόνα 2.24 Πύλη Half Adder	55
Εικόνα 2.25 Πύλη Half Adder χωρίς την χρήση πρόσθετης AND	56
Εικόνα 2.26 Απλοποιημένη πύλη Half Adder	56
Εικόνα 2.27 Πύλη Half Subtractor, έξοδος D	57
Εικόνα 2.28 Απλοποιημένη πύλη Half Subtractor	59
Εικόνα 2.29 Full Adder αποτελούμενος από μία magic XOR πύλη (S) και μία σύνθεα τριών magic AND και μίας magic OR (C <sub>OUT</sub> )	ση 60
Εικόνα 2.30 Απλοποιημένος Full Adder	61
Εικόνα 2.31 Full Subtractor αποτελούμενος από μία magic XOR πύλη (D) και μ σύνθεση αποτελούμενη από δύο magic NOT , τριών magic AND και μίας magic C (B <sub>OUT</sub> )	յία DR 63
Εικόνα 2.32 Απλοποιημένος Full Subtractor	64
Εικόνα 3.1 Πύλη OR	67
Εικόνα 3.2 Για μηδενική τάση και στις δύο εισόδους της πύλης το ισοδύναμο κύκλωμ είναι δύο παράλληλες αντιστάσεις R <sub>MEMRISTOR</sub> των οποίων ο πρώτος ακροδέκτ (είσοδοι της πύλης) είναι γειωμένος ενώ ο δεύτερος (έξοδος της πύλης) βρίσκεται στ αέρα	μα ης ον 67
	,

Εικόνα 3.3 Για τη μία από τις δύο εισόδους στο λογικό ένα και την άλλη στο λογικό μηδέν το ισοδύναμο κύκλωμα της πύλης είναι ένας διαιρέτης τάσης. Εφόσον R<sub>OFF</sub>≫R<sub>ON</sub>, η τιμή της εξόδου της πύλης είναι ίση με V<sub>CC</sub> δηλαδή λογικό «1».......68

Εικόνα 3.6 Για μηδενική τάση και στις δύο εισόδους της πύλης το ισοδύναμο κύκλωμα είναι δύο παράλληλες αντιστάσεις R<sub>MEMRISTOR</sub> των οποίων ο πρώτος ακροδέκτης

Εικόνα 3.7 Έξοδος AND πύλης για διαφορετικό ζεύγος εισόδων. Για αντίθετες τάσεις στις δύο εισόδους της πύλης, το ισοδύναμο κύκλωμα είναι ένας διαιρέτης τάσης. Εφόσον R<sub>OFF</sub>≫R<sub>ON</sub>, η τιμή της εξόδου της πύλης είναι ίση με μηδέν δηλαδή λογικό «0».

Εικόνα 3.8 Για λογικό «1» και στις δύο εισόδους της πύλης το ισοδύναμο κύκλωμα είναι δύο παράλληλες αντιστάσεις R<sub>MEMRISTOR</sub> των οποίων ο πρώτος ακροδέκτης (είσοδοι της πύλης) είναι συνδεδεμένος με μία πηγή τάσης ενώ ο δεύτερος (έξοδος της πύλης) Εικόνα 3.11 Πύλη NAND......72 Εικόνα 3.16 Full Adder με την βοήθεια half adder......76 Εικόνα 3.18 Πύλη Full Subtractor......77 Εικόνα 5.2 Αναστρέφων ενισχυτής με memristor στο βρόχο ανάδρασης......89 Εικόνα 5.3 Αναστρέφων ενισχυτής με memristor στην αναστρέφουσα είσοδο του Εικόνα 5.4 Μη αναστρέφων ενισχυτής με memristors......90 Εικόνα 5.5 Μη αναστρέφων ενισχυτής με memristors στο βρόχο ανάδρασης......90 Εικόνα 5.6 Μη αναστρέφων ενισχυτής με memristors στην αναστρέφουσα είσοδο του 

Εικόνα 5.7 Προτεινόμενο κύκλωμα προγραμματισμού Memristor με υψηλή ακρίβεια και με πηγή τάσης AC ( V <sub>READ</sub> * cos (2*π*F <sub>READ</sub> *t) )92
Εικόνα 5.8 Προγραμματισμός της τιμής $M(t_s)$ του memristor για έναν προγραμματιστικό κύκλο λειτουργίας του κυκλώματος της εικόνας 5.6.Η $V_{IN}$ εφαρμόζεται στο $t_0$ και ο προγραμματισμός σταματά στο $t_s$ 93
Εικόνα 5.9 Αποτελέσματα της μνημοαντίστασης μετά τον προγραμματισμό95
Εικόνα 5.10 Κύκλωμα ενισχυτή κοινής πηγής με memristors96
Εικόνα 5.11 Κύκλωμα ενισχυτή κοινού απαγωγού (ακόλουθος πηγής) με memristors. 97
Εικόνα 5.12 Κύκλωμα διαφορικού ενισχυτή με memristor97
Εικόνα 5.13 Γραφική παράσταση κέρδους τάσης του ενισχυτή κοινής πηγής για διάφορες τιμές του memristor M <sub>D</sub> 98
Εικόνα 5.14 Γραφική παράσταση κέρδους τάσης του ενισχυτή κοινής πηγής για διαφορετικές αρχιτεκτονικές με τιμή memristor M <sub>D</sub> =1.72kΩ98
Εικόνα 5.15 Γραφική παράσταση κέρδους τάσης του ενισχυτή κοινού επαγωγού για διάφορες τιμές του memristor M <sub>s</sub> 99
Εικόνα 5.16 Γραφική παράσταση κέρδους τάσης του ενισχυτή κοινού επαγωγού για διαφορετικές αρχιτεκτονικές με τιμή memristor M <sub>S</sub> =1.72kΩ
Εικόνα 5.17 Γραφική παράσταση κέρδους τάσης του διαφορικού ενισχυτή για διάφορες τιμές του memristor M <sub>ss</sub> 100
Εικόνα 5.18 Γραφική παράσταση κέρδους τάσης του διαφορικού ενισχυτή για διαφορετικές αρχιτεκτονικές με τιμή memristor M <sub>SS</sub> =1.72kΩ
Εικόνα 5.19 Γραφική παράσταση της εξάρτησης της αντίστασης εξόδου σε σύγκριση με την τιμή της αντίσταση των memristors (memristance) για κάθε έναν από τους τρείς ενισχυτές
Εικόνα 5.20 Διαφορικός ενισχυτής χωρίς memristors105
Εικόνα 5.21 Διαφορικός ενισχυτής με memristors105
Εικόνα 5.22 Γραφική παράσταση της τάσης εξόδου V <sub>OUT</sub> σε σχέση με το ρεύμα εισόδου Ι <sub>IN</sub> . Κύκλωμα διαφορικού ενισχυτή χωρίς memristors106
Εικόνα 5.23 Γραφική παράσταση της τάσης εξόδου V <sub>OUT</sub> σε σχέση με το ρεύμα εισόδου I <sub>IN</sub> . Κύκλωμα διαφορικού ενισχυτή με memristors106

Εικόνα 5.24 Γραφική παράσταση της τάσης εξόδου V<sub>OUT</sub> σε σχέση με το ρεύμα εισόδου Ι<sub>IN</sub>. Κύκλωμα διαφορικού ενισχυτή χωρίς memristors για διαφορετικές παραμέτρους. 106 Εικόνα 5.25 Γραφική παράσταση της τάσης εξόδου V<sub>OUT</sub> σε σχέση με το ρεύμα εισόδου I<sub>IN</sub>. Κύκλωμα διαφορικού ενισχυτή με memristors για διαφορετικές παραμέτρους......106 Εικόνα 5.26 Γραφική παράσταση του κέρδους του ενισχυτή για διαφορετικές Εικόνα 5.27 Γραφική παράσταση του κέρδους του ενισχυτή για διαφορετικές Εικόνα 5.28 Γραφική παράσταση του κέρδους του ενισχυτή για διαφορετικές θερμοκρασίες. Κύκλωμα διαφορικού ενισχυτή χωρίς memristors για διαφορετικές παραμέτρους......107 Εικόνα 5.29 Γραφική παράσταση του κέρδους του ενισχυτή για διαφορετικές θερμοκρασίες. Κύκλωμα διαφορικού ενισχυτή με memristors για διαφορετικές παραμέτρους......107 Εικόνα 5.30 Γραφική παράσταση της απόκρισης της συχνότητας. Κύκλωμα διαφορικού Εικόνα 5.31 Γραφική παράσταση της απόκρισης της συχνότητας. Κύκλωμα διαφορικού Εικόνα 5.32 Γραφική παράσταση της απόκρισης της συχνότητας. Κύκλωμα διαφορικού ενισχυτή χωρίς memristors για διαφορετικές παραμέτρους......108 Εικόνα 5.33 Γραφική παράσταση της απόκρισης της συχνότητας. Κύκλωμα διαφορικού Εικόνα 5.34 Γραφική παράσταση THD για ρεύμα εισόδου Ι<sub>ΙΝ</sub>. Κύκλωμα διαφορικού Εικόνα 5.35 Γραφική παράσταση THD για ρεύμα εισόδου Ι<sub>ΙΝ</sub>. Κύκλωμα διαφορικού Εικόνα 5.36 Γραφική παράσταση THD για ρεύμα εισόδου Ι<sub>ΙΝ</sub>. Κύκλωμα διαφορικού Εικόνα 5.37 Γραφική παράσταση THD για ρεύμα εισόδου Ι<sub>ΙΝ</sub>. Κύκλωμα διαφορικού 

# ΚΑΤΑΛΟΓΟΣ ΠΙΝΑΚΩΝ

Πίνακας 2.1 Προγραμματισμός των memristors εισόδου	39
Πίνακας 2.2 Προγραμματισμός του memristor εξόδου	40
Πίνακας 2.3 Αποτέλεσμα του memristor εξόδου	40
Πίνακας 2.4 Πύλη OR	41
Πίνακας 2.5 Πύλη AND	43
Πίνακας 2.6 Πύλη NOR	45
Πίνακας 2.7 Πύλη AND	48
Πίνακας 2.8 Πύλη ΝΟΤ	50
Πίνακας 2.9 Πύλη XOR	52
Πίνακας 2.10 Πύλη XNOR	53
Πίνακας 2.11 Πύλη Half Adder	55
Πίνακας 2.12 Πύλη Half Subtractor, έξοδος D	58
Πίνακας 2.13 Πύλη Half Subtractor, έξοδος Β <sub>ΟυΤ</sub>	58
Πίνακας 2.14 Full Adder, έξοδος XOR (S)	62
Πίνακας 2.15 Full Adder, έξοδος OR (C <sub>OUT</sub> )	62
Πίνακας 2.16 Full Subtractor, έξοδος XOR (D)	65
Πίνακας 2.17 Full Subtractor, έξοδος NOR (Β <sub>Ουτ</sub> )	65
Πίνακας 3.1 Τιμή της αντίστασης του memristor ανάλογα με τη φορά του ρεύ	ιματος66
Πίνακας 3.2 Πίνακας αληθείας OR	67
Πίνακας 3.3 Πίνακας αληθείας AND	69
Πίνακας 3.4 Πίνακας αληθείας ΝΟΤ	71
Πίνακας 3.5 Πίνακας αληθείας NOR	72
Πίνακας 3.6 Πίνακας αληθείας NAND	72
Πίνακας 3.7 Πίνακας αληθείας XOR	73
Πίνακας 3.8 Πίνακας αληθείας XNOR	74
Πίνακας 3.9 Πίνακας αληθείας Half Adder	75

Πίνακας 3.10 Πίνακας αληθείας Half Subtractor	75
Πίνακας 3.11 Πίνακας αληθείας Full Adder	76
Πίνακας 3.12 Πίνακας αληθείας Full Subtractor	77
Πίνακας 4.2 Βασικές λογικές συναρτήσεων σε λογική imply	78
Πίνακας 4.1 P imply Q	78
Πίνακας 4.3 Στάδια υλοποίησης πύλης Buffer	79
Πίνακας 4.4 Πύλη Buffer	79
Πίνακας 0.1 Στάδια υλοποίησης πύλης ΝΟΤ	79
Πίνακας 0.2 Πύλη ΝΟΤ	79
Πίνακας 0.3 Στάδια υλοποίησης πύλης OR	79
Πίνακας 0.4 Πύλη OR	79
Πίνακας 0.5 Στάδια υλοποίησης πύλης NOR	80
Πίνακας 0.6 Πύλη NOR	80
Πίνακας 0.7 Στάδια υλοποίησης πύλης AND	80
Πίνακας 0.8 Πύλη AND	80
Πίνακας 0.9 Στάδια υλοποίησης πύλης NAND	81
Πίνακας 0.10 Πύλη NAND	81
Πίνακας 0.1 Στάδια υλοποίησης πύλης XOR	81
Πίνακας 0.2 Πύλη XOR	82
Πίνακας 0.3 Στάδια υλοποίησης πύλης XNOR	82
Πίνακας 0.4 Πύλη XNOR	82
Πίνακας 0.5 Στάδια υλοποίησης πύλης Half Adder	83
Πίνακας 0.6 Πύλη Half Adder	83
Πίνακας 0.1 Στάδια υλοποίησης πύλης Half Subtractor	84
Πίνακας 0.2 Πύλη Half Subtractor	84
Πίνακας 0.3 Πύλη Full Adder	85
Πίνακας 0.4 Πύλη Full Subtractor.	85

Πίνακας 0.5 Στάδια υλοποίησης πύλης Full Adder	86
Πίνακας 0.6 Στάδια υλοποίησης πύλης Full Subtractor	87
Πίνακας 5.1 Τιμές των μεταβλητών	94
Πίνακας 5.2 Οι διαστάσεις των τρανζίστορς	103
Πίνακας 5.3: Οι καινούργιες διαστάσεις των τρανζίστορς	104
Πίνακας 5.4 Συγκεντρωτικός πίνακας για τις τέσσερις περιπτώσεις	110
Πίνακας 5.5 Συγκεντρωτικός πίνακας επί τις εκατό (%) για τις τέσσερις περιπτώσεις.	111

## ΠΡΟΛΟΓΟΣ

Η συνεχής ανάπτυξη της τεχνολογίας οφείλεται στην προσπάθεια των ερευνητών να λύσουν άλυτα μυστήρια του παρελθόντος όπως αυτό των ιδιαίτερων συμπεριφορών των υλικών που χρησιμοποιούνται στις ηλεκτρονικές δομές. Ένας από τους ερευνητές που ανακάλυψαν μια από αυτές τις συμπεριφορές μέσω μίας αρχικής παρατήρησης ήταν ο Leon Chua. Το αποτέλεσμα της έρευνας του ήταν η δημιουργία του memristor. Η σημαντικότητα του οφείλεται στην ικανότητα των ηλεκτρικών κυκλωμάτων να μπορούν να διατηρούν τα δεδομένα της προηγούμενης λειτουργίας τους σε περίπτωση διακοπής της παροχής ρεύματος, φαινόμενο το οποίο δεν παρατηρείται σε άλλα κυκλώματα με άλλα ηλεκτρικά στοιχεία όπως ο πυκνωτής, το πηνίο και η αντίσταση. Η έρευνα για περαιτέρω εφαρμογή των memristor υπέδειξε πολλά πλεονεκτήματα, όπως η μείωση των διαστάσεων των συσκευών, η μείωση της κατανάλωσης ενέργειας και σε ορισμένες δομές κυκλωμάτων με όσο το δυνατόν μικρότερο όγκο των συσκευών καθιστά τη συνέχιση της έρευνας των memristor πιο επιτακτική για τη γρηγορότερη παραγωγή και προώθηση τους στην αγορά.

## 1. MEMRISTORS

## 1.1 Εισαγωγή

Η θεωρία του memristor διατυπώθηκε για πρώτη φορά το 1971 από τον καθηγητή Leon O.Chua του Πανεπιστημίου Berkley της Καλιφόρνια στο δημοσιευμένο άρθρο του "Memristor - the missing circuit element" [1] στο Ινστιτούτο Ηλεκτρολόγων και Ηλεκτρονικών Μηχανικών (IEEE) [2]. Ο Leon O.Chua είναι ιδιαίτερα γνωστός στην επιστημονική κοινότητα λόγω της επινόησης του memristor (1971) [3],[4], του κυκλώματος Chua (1983), των κυψελωτών νευρωνικών δικτύων (1988), καθώς και της μελέτης πληθώρας μη γραμμικών φαινομένων σε κυκλώματα. Αναγνωρίζεται από πολλούς ως ο «πατέρας» της θεωρίας των μη γραμμικών κυκλωμάτων, καθώς το κύκλωμα Chua ήταν το πρώτο και απλούστερο κατασκευασμένο κύκλωμα που παρουσιάζει χαοτική συμπεριφορά [5].

Η θεωρία του ηλεκτρικού κυκλώματος, έως την αρχή της δεκαετίας του '70, βασίζονταν σε τρία στοιχειώδη ηλεκτρικά στοιχεία, την αντίσταση (R) (1827), τον πυκνωτή (C) (1745) και το πηνίο (L) (1831). Η εργασία του Chua απέδειξε με μαθηματικό τρόπο ότι το memristor είναι το τέταρτο στοιχειώδες ηλεκτρικό στοιχείο.

Οι ιδιότητες κάθε παθητικού ηλεκτρικού κυκλώματος βασίζονται σε τέσσερις ηλεκτρικές μεταβλητές, την τάση (ν), το ηλεκτρικό φορτίο (q), το ηλεκτρικό ρεύμα (i) και τη μαγνητική ροή (φ). Κάθε ένα από αυτά τα ηλεκτρικά κυκλώματα είναι συνάρτηση δύο εκ των τεσσάρων ηλεκτρομαγνητικών μεταβλητών. Η αντίσταση είναι συνάρτηση της τάσης και του ηλεκτρικού ρεύματος (R(i) = dv / di), ο πυκνωτής είναι συνάρτηση του ηλεκτρικό φορτίου και της τάσης (C(v) = dq / dv) και το πηνίο είναι συνάρτηση της μαγνητικής ροής και του ηλεκτρικού ρεύματος (L(i) = dφ / di) [6]. Ο καθηγητής Chua παρατήρησε την ελλιπή έως τότε συσχέτιση του ηλεκτρικού φορτίου και της μαγνητικής ροής και εισήγαγε το νέο ηλεκτρικό στοιχείο, το memristor (M(q) = dφ / dq).



Εικόνα 1.1 Τα θεμελιώδη ηλεκτρικά στοιχεία (πηνίο, πυκνωτής, αντίσταση και memristor) και η συσχέτιση με τα τέσσερις θεμελιώδης ηλεκτρικές μεταβλητές ( τάση, ηλεκτρικό φορτίο, μαγνητική ροή και ηλεκτρικό ρεύμα).

Διαφορίζοντας τη σχέση  $\mathbf{M}(\mathbf{q}) = \frac{d\varphi}{dq}$  ως προς dt (t=χρονική στιγμή) η εξίσωση έχει ως εξής:

$$d\phi = M(q) dq \rightarrow \frac{d\phi}{dt} = M(q) \frac{dq}{dt} \quad \epsilon \pi \epsilon i \delta \dot{\eta} = \frac{dq}{dt} \kappa \alpha i v = \frac{d\phi}{dt} \rightarrow v(t) = M(q) \cdot i(t) \quad (1.1)$$
$$d\phi = M(q) dq \rightarrow dq = \frac{1}{M(q)} d\phi \rightarrow \frac{dq}{dt} = W(\phi) \frac{d\phi}{dt} \rightarrow i(t) = W(\phi) \cdot v(t) \quad (1.2)$$

Η εξίσωση 1.1. είναι γνωστή ως memristor ελεγχόμενο από το ρεύμα, δηλαδή από το φορτίο γιατί το φορτίο λειτουργεί ως ανεξάρτητη μεταβλητή και η εξίσωση 1.2 είναι γνωστή ως memristor ελεγχόμενο από την τάση, δηλαδή από τη ροή γιατί η μαγνητική ροή λειτουργεί ως ανεξάρτητη μεταβλητή. Ο συντελεστής M(q) στην 1.1 ονομάζεται memristance και έχει μονάδα μέτρησης τα Ωhm (Ω), ενώ ο συντελεστής W(φ) στην 1.2 ονομάζεται memductance και έχει μονάδα μέτρησης τα Siemens (S).

Παρατηρούμε ότι εάν η σχέση μεταξύ του φορτίου και της μαγνητικής ροής είναι γραμμική φ=αq+β, όπου α,β  $\in$ R, η τιμή της M(q) θα είναι σταθερή [M(q)=α] και θα ταυτίζεται με την αντίσταση R. Εάν όμως η σχέση μεταξύ του φορτίου και της μαγνητικής ροής είναι μη γραμμική τότε έχουμε την περίπτωση της memristance με διαφορετικές ιδιότητες.

To 1976 ο καθηγητής Chua και ο καθηγητής Kang γενίκευσαν την θεωρία του memristor στη θεωρία των memristive systems για τη μοντελοποίηση μεγαλύτερου εύρους μη γραμμικών δυναμικών συστημάτων. Οι δύο παραπάνω εξισώσεις 1.1 και 1.2 μπορούν να γενικευθούν για όλες μεταξύ των τεσσάρων αρχικών μεταβλητών ως εξής:

#### y(t)=g(x,u,t) u(t)

όπου y(t) και u(t) είναι οποιεσδήποτε δύο από τις ηλεκτρικές μεταβλητές (φορτίο, ρεύμα, τάση και μαγνητική ροή), x είναι μια μεταβλητή που εκφράζει την εσωτερική κατάσταση

του υλικού και g είναι μια συνάρτηση των μεταβλητών x,u,t.

Από παλαιότερες παρατηρήσεις ερευνητών είχε εντοπιστεί ότι κάποιες ιδιότητες των υλικών που χρησιμοποιούνταν επηρέαζαν τα αποτελέσματα των συστημάτων αλλά δεν μπορούσαν να προσδιορίσουν την αιτία. Το 2008 έγινε αντιληπτό από την ερευνητική ομάδα της ΗΡ ένα από τα βασικά χαρακτηριστικά των memristor, η ύπαρξη του βρόχου υστέρησης,. Σήμερα, οποιοδήποτε ηλεκτρικό κύκλωμα παρουσιάζει βρόχο υστέρησης μπορεί να χαρακτηριστεί ως memristor. Σε ένα ηλεκτρικό κύκλωμα το ενδεχόμενο αποτέλεσμα μπορεί να διαφέρει από το πραγματικό. Σε αυτές τις περιπτώσεις στις οποίες κάποιος δεν μπορεί να προβλέψει σωστά την έξοδο ενός συστήματος σε συγκεκριμένη χρονική στιγμή με βάση τnv εφαρμοζόμενη είσοδο, το σύστημα χαρακτηρίζεται από υστέρηση.



Εικόνα 1.2 Διαγράμματα τάσηςρεύματος για τα τέσσερα θεμελιώδη ηλεκτρικά στοιχεία.

Προκειμένου να προβλέψουμε την έξοδο ενός συστήματος με υστέρηση πρέπει να γνωρίζουμε την ιστορία της εισόδου του, δηλαδή την κατάσταση του συστήματος για δεδομένη είσοδο.

Στην παραπάνω εικόνα παραθέτουμε τα διαγράμματα ρεύματος – τάσης των τεσσάρων θεμελιωδών ηλεκτρικών στοιχείων.

- Το πρώτο διάγραμμα ρεύματος τάσης αναπαριστά μία καμπύλη, η κλίση της οποίας μας δίνει την τιμή της αντίστασης.
- Το δεύτερο και τρίτο διάγραμμα ρεύματος τάσης αναπαριστούν μια έλλειψη, η κλίση/παράγωγος της οποίας μας δίνει αντίστοιχα την τιμή του πηνίου στο δεύτερο διάγραμμα και την τιμή του πυκνωτή στο τρίτο διάγραμμα.
- Το τελευταίο διάγραμμα ρεύματος τάσης εμφανίζει το βρόχο υστέρησης του memristor. Η κλίση της καμπύλης μας δίνει την τιμή της memristance η αλλιώς μνημοαντίστασης. Παρατηρούμε ότι η τιμή της είναι μεταβαλλόμενη και μη γραμμική.

Παρακάτω παρουσιάζουμε το διάγραμμα ρεύματος – τάσης για διαφορετικές συχνότητες. Όπως παρατηρούμε, όσο πιο μεγάλη η συχνότητα τόσο η γραφική παράσταση τείνει να γίνει γραμμική και να συμπέσει με την αντίσταση. Συνεπώς, είναι σημαντικό να τονίσουμε ότι ο βρόχος υστέρησης εξαρτάται από τη συχνότητα και μπορεί να εμφανιστεί μόνο σε χαμηλές συχνότητες. Ο λόγος είναι ότι σε υψηλές συχνότητες η memristance δεν προλαβαίνει να προσαρμοστεί στις νέες συνθήκες ρεύματος-τάσης και παραμένει στην ίδια τιμή, ενώ σε χαμηλές συχνότητες η memristance προλαβαίνει να προσαρμοστεί στις νέες συνθήκες και αλλάζει την τιμή της βασιζόμενη στην προηγούμενη κατάστασή της.



Εικόνα 1.3 Διάγραμμα ρεύματος – τάσης του memristor για διαφορετικές συχνότητες τάσης εισόδου.

Μία λοιπόν από τις ιδιότητες του memristor είναι η εμφάνιση του βρόχου υστέρησης. Άλλη μία ιδιότητα του memristor είναι ότι λειτουργεί ως στοιχείο μνήμης. Ο ορισμός ενός συστήματος με ή χωρίς μνήμη είναι ο εξής:

Ένα σύστημα δεν έχει μνήμη, αν η απόκριση του σε κάθε χρονική στιγμή και για κάθε διέγερση εξαρτάται μόνο από τη στιγμιαία τιμή της διέγερσης. Αντίθετα, αν η στιγμιαία τιμή της απόκρισης για την χρονική στιγμή t εξαρτάται και από προηγούμενες τιμές της διέγερσης, το σύστημα λέμε ότι έχει μνήμη [7].

Αν ολοκληρώσουμε τις εξισώσεις 1.1 και 1.2 ως προς το χρόνο θα έχουμε:

$$v(t) = M(\int_{-\infty}^{t} i(t) dt \cdot i(t)$$
 1.1.1  
$$i(t) = W(\int_{-\infty}^{t} v(t) dt \cdot v(t)$$
 1.2.1

Από τις εξισώσεις 1.1.1 και 1.2.1 φαίνεται ότι οι συναρτήσεις M και W καθορίζονται από ιστορικές τιμές των αντίστοιχων μεταβλητών του ρεύματος και της τάσης.

Για το λόγο αυτό μπορούμε να πούμε ότι το memristor έχει μη πτητική μνήμη που σημαίνει ότι δε χάνει τα δεδομένα του σε περίπτωση διακοπής της τροφοδοσίας του συστήματος (π.χ. διακοπή της τάσης). Αυτή η ανακάλυψη έφερε επανάσταση σε πολλά επιστημονικά πεδία καθώς πολλά φαινόμενα σε συστήματα όπως στα θερμίστορ των οποίων η εσωτερική κατάσταση εξαρτάται από τη θερμοκρασία, στις συσκευές spintronic των οποίων η αντίσταση ποικίλει σε σχέση με την πολικότητα τους και στα μόρια των οποίων η αντίσταση μεταβάλλεται σε σχέση με τον ατομικό τους σχηματισμό μπορούσαν τώρα να εξηγηθούν με την χρήση των memristors. Επιπλέον ηλεκτρονικά κυκλώματα με στοιχεία μνήμης μπορούσαν να προσομοιώσουν διαδικασίες βιολογικών συστημάτων όπως απομνημόνευση μαθητικής διαδικασίας και διαδικασίες βιολογικών συστημάτων όπως απομνημόνευση μαθητικής διαδικασίας και διαδικασίες βιολογικών συστημάτων όπως απομνημόνευση μαθητικής διαδικασίας το ρεύμα διαπερνά την συσκευή. Εάν σταματήσουμε να προμηθεύουμε με ρεύμα τη συσκευή η τιμή της μνημαντίστασης θα παραμείνει σταθερή στην τελευταία τιμή που είχε λάβει τη χρονική συσκευή, αυτή «θυμάται» την τελευταία τιμή που είχε λάβει (δηλαδή δεν μηδενίζεται).

Ακόμη μία ιδιότητα του memristor είναι η παθητικότητα. Ο ορισμός της είναι ο ακόλουθος:

Ένα ηλεκτρικό σύστημα λέγεται παθητικό όταν δεν μπορεί να παράγει ή να ενισχύσει ισχύ δηλαδή όταν η ενέργεια που αποδίδει στην έξοδο δεν μπορεί να υπερβεί αυτή που παίρνει από την διέγερση. Στα παθητικά συστήματα, μπορεί η τάση στην έξοδο να είναι μεγαλύτερη αυτής της εισόδου, αλλά με τέτοιο ρεύμα που η ισχύς στην έξοδο να παραμένει το πολύ ίση με αυτή της εισόδου. Τα ηλεκτρικά συστήματα που μπορούν και ενισχύουν την ισχύ της διέγερσης παίρνοντας όμως την παραπανίσια ισχύ από κάποια πηγή ονομάζονται ενεργά. Στα ενεργά συστήματα είναι χαρακτηριστική η ύπαρξη κάποιας πηγής συνήθως υπό μορφή πολώσεως κάποιων στοιχείων.

Επειδή όταν η τάση ν(t) είναι μηδέν, μηδενίζεται και το ηλεκτρικό ρεύμα i(t) που διέρχεται από το σύστημα, δηλαδή η καμπύλη I-V περνά από την αρχή των αξόνων, το memristor δεν αποθηκεύει ενέργεια και για αυτόν το λόγο είναι παθητικό ηλεκτρικό στοιχείο.

Οι ιδιότητες του memristor και γενικά των memristive systems μπορούν να παρατηρηθούν μόνο σε αυτά τα συστήματα και είναι διαφορετικές από τα άλλα στοιχειώδη ηλεκτρικά στοιχεία. Οι ιδιότητες τους είναι οι εξής:

- 1. Βρόχος υστέρησης [8]
- 2. Μη πτητική μνήμη [9]
- 3. Παθητικότητα

#### **1.2 Μοντέλα memristor**

Στο παρακάτω σχήμα αναφέρονται κάποια μοντέλα προσομοίωσης της φυσικής υπόστασης του memristor. Στη συνέχεια αναλύονται κάποια βασικά μοντέλα [6], τα χαρακτηριστικά τους και τα διαγράμματα των προσομοιώσεων για την εξαγωγή συμπερασμάτων.



Εικόνα 1.4 Μοντέλα memristor.

## 1.1.1 Μοντέλο ΗΡ

Το memristor δημιουργήθηκε πρώτη φορά από τους ερευνητές της Hewlett-Packard στο εργαστήριο τους το 2010. Δημιουργήθηκε από δύο στρώματα διοξειδίου του τιτανίου τα οποία τοποθετήθηκαν μεταξύ δύο ηλεκτροδίων από πλατίνα.

Το τιτάνιο ανακαλύφτηκε το 1791 από τον Ουίλιαμ Γκρέγκορ [10],[11]. Το χημικό στοιχείο τιτάνιο (Ti) είναι πολύ ανθεκτικό, αργυρόλευκο, όλκιμο μέταλλο με μικρή πυκνότητα. Έχει θερμοκρασία τήξης 1.668°C και θερμοκρασία βρασμού 3.287 °C. Το τιτάνιο είναι το 9° πιο άφθονο στοιχείο και αποτελεί περίπου το 0,6 % w/w του στερεού φλοιού της Γης. Βρίσκεται σχεδόν σε όλα τα έμβια όντα, τα πετρώματα, τα υδατικά συστήματα και τα εδάφη. Το τιτάνιο (Ti) δε βρίσκεται με τη μεταλλική του μορφή (ελεύθερο) στη φύση αλλά πάντα



Εικόνα 1.5 Τιτάνιο.

συνδεδεμένο με άλλα στοιχεία και γι' αυτό είναι απαραίτητο να εξαχθεί από τα ορυκτά του. Εμφανίζεται στη φύση πάντα ενωμένο στα ορυκτά που υπάρχει συνήθως οξυγόνο αλλά και αλκαλιμέταλλα, μέταλλα αλκαλικών γαιών, σίδηρος, μαγγάνιο, χαλκός πυρίτιο κ.α.. Το καθαρό μέταλλο είναι ελαφρύ και έχει εξαιρετική δύναμη και αντοχή στη διάβρωση. Έχει παραπλήσια χημική συμπεριφορά με το πυρίτιο και το ζιρκόνιο [12].

Το διοξείδιο του τιτανίου είναι ένα ημιαγώγιμο υλικό με "έμμεσο" ενεργειακό χάσμα, το οποίο έχει έντεκα (11) συνολικά πολυμορφισμούς. Οι τρεις πιο συνήθεις που συναντώνται στη φύση είναι το ρουτίλιο (rutile), ο ανατάσης (anatase) και ο μπρουκίτης (brookite).

Το ρουτίλιο είναι ο πιο συνήθης και γνωστός πολυμορφισμός, ενώ ο ανατάσης είναι ο πιο σπάνιος. Σε θερμοκρασία 900°C ο ανατάσης αρχίζει να μεταπίπτει σε ρουτίλιο, ίδια μετάπτωση συμβαίνει στον μπρουκίτη στους 750°C.

Οι κρύσταλλοι του ρουτιλίου και του μπρουκίτη μοιράζονται αρκετές ιδιότητες όπως το χρώμα, την πυκνότητα και τη σκληρότητα. Αν και έχουν διαφορετική δομή, έχουν την ίδια συμμετρία.

Το **TiO**<sub>2</sub> χρησιμοποιείται σε πολλές βιομηχανικές εφαρμογές γιατί:

- Είναι αδρανές.
- Δεν είναι τοξικό.
- Είναι ανθεκτικό σε διάβρωση (χημική σταθερότητα).
- Ημιαγωγός n τύπου με ενεργειακό χάσμα ~3,23 eV.
- Είναι φιλικό στο περιβάλλον και στον άνθρωπο.
- Παραμένει σταθερό κάτω από υψηλές συνθήκες πίεσης.
- Έχει παραπλήσια χημική συμπεριφορά με το πυρίτιο και το ζιρκόνιο.
- Υπάρχουν αρκετά αποθέματα οπότε δεν τίθεται θέμα εξάντλησης για πολλά ακόμη χρόνια.
- Η παρασκευή τους είναι εύκολη και χαμηλού κόστους. Καθώς επίσης απαιτεί λιγότερη μετέπειτα επεξεργασία.
- Παρουσιάζει υψηλή ικανότητα διάθλασης του φωτός, γι αυτό το λόγο χρησιμοποιείται ως αντι-ανακλαστική επίστρωση σε ηλιακά κελιά (φωτοβολταικά συστήματα) πυριτίου και σε άλλες οπτικές συσκευές.

Στα υμένια με πολύ μικρά πάχη (<10 nm) εμφανίζονται μεγάλες αλλαγές στις ιδιότητές τους. Η συμπεριφορά αυτή οφείλεται και στο γεγονός ότι η μέση ελεύθερη διαδρομή των ηλεκτρονίων είναι πλέον συγκρίσιμη με το συνολικό πάχος του φιλμ. Γενικά τα νέφη των ηλεκτρονίων και των οπών σε μια νανοδομή τείνουν να είναι πιο εντοπισμένα και τείνουν να σχηματίζονται διακριτές ενεργειακές καταστάσεις στις ζώνες σθένους και αγωγιμότητας. Οι οπτικές ιδιότητες των υμενίων μεταβάλλονται επίσης όσο μικραίνουν οι διαστάσεις. Μάλιστα οι μεταβολές στο χρώμα είναι τόσο ευαίσθητες ως προς το πάχος των υμενίων όπου συχνά μπορεί να γίνει εκτίμηση του πάχους ενός υμενίου από το χρώμα TOU.



Εικόνα 1.6 ΗΡ μοντέλο

Η ερευνητική ομάδα της HP κατάφερε να υλοποιήσει μια διάταξη memristor [13],[6] (σε υλοποίηση crossbar), η οποία αποτελούταν από ένα λεπτό στρώμα διοξειδίου του τιτανίου πάχους D εκατέρωθεν του οποίου βρίσκονταν δύο μεταλλικές επαφές από πλατίνα (Pt). Το συνολικό μέγεθος της συσκευής ήταν πολύ μικρό, μετρημένο σε μερικά νανόμετρα (≈10nm).

Το στρώμα τιτανίου αποτελούταν από δύο στρώματα (Εικόνα 1.6), το μεν πρώτο αποτελούταν από  $TiO_{2-x}$  (περιοχή πλάτους w) και το δε δεύτερο από διοξείδιο του τιτανίου  $TiO_2$  (περιοχή πλάτους D-w).

Η ένωση  $TiO_{2-x}$  λόγω του γεγονότος ότι έχουν αφαιρεθεί άτομα οξυγόνου με συνέπεια την εμφάνιση θετικά φορτισμένων ιόντων παρουσιάζει αγώγιμη συμπεριφορά και ονομάζεται ντοπαρισμένη περιοχή, ενώ η ένωση  $TiO_2$  παρουσιάζει μεγάλη αντίσταση και λειτουργεί ως μονωτής.

Τα δύο προαναφερθέντα στρώματα τιτανίου δεν είναι διακριτά χωρισμένα καθώς σε αυτήν τη δομή είναι δυνατή η μετακίνηση των ιόντων οξυγόνου με την εφαρμογή κατάλληλης τάσης και καταλήγει σε μια δυναμική αλλαγή του πάχους της ντοπαρισμένης περιοχής w (Εικόνα 1.6). Το μοντέλο αυτό ονομάστηκε «μοντέλο κινητού τείχους» επειδή μεταξύ των δύο περιοχών υπάρχει ένα νοητό τείχος το οποίο μετακινείται αναλόγως της τάσης που εφαρμόζεται.

Σε κάθε χρονική στιγμή η στατική αντίσταση του memristor προκύπτει από το άθροισμα των επιμέρους αντιστάσεων των δύο περιοχών και η οποία εκφράζεται ως memristance και ορίζεται από τον παρακάτω τύπο:

$$\mathbf{M}(\mathbf{t}) = \mathbf{x} \cdot \mathbf{R}_{0N} + (1 - \mathbf{x}) \cdot \mathbf{R}_{0FF}, \qquad \acute{\mathrm{o}} \pi \mathbf{o} \mathbf{v} \, \mathbf{x} = \frac{\mathbf{w}(\mathbf{t})}{\mathbf{D}}$$

$$\mathbf{M}(\mathbf{t}) = \frac{\mathbf{w}(\mathbf{t})}{\mathbf{D}} \cdot \mathbf{R}_{\mathbf{ON}} + \left(\mathbf{1} - \frac{\mathbf{w}(\mathbf{t})}{\mathbf{D}}\right) \cdot \mathbf{R}_{\mathbf{OFF}}$$
(1.3)

Αν εφαρμόσουμε θετική τάση στη διάταξη, οι οπές οξυγόνου φορτίζονται θετικά και κινούνται από το

στρώμα  $TiO_{2-x}$  προς το στρώμα  $TiO_2$  διευρύνοντας την αγώγιμη περιοχή. Συνεπώς, αυξάνεται η συνολική αγωγιμότητα (Εικόνα 1.6). Το w αυξάνεται και όταν w=D, ο δεύτερος όρος της συνάρτησης μηδενίζεται. Η αντίσταση του μειώνεται έως την ελάχιστη δυνατή που ονομάζεται  $R_{ON}$ .

$$\mathbf{M}(\mathbf{t}) = \mathbf{R}_{\mathbf{ON}}$$

Αντιθέτως, αν εφαρμόσουμε αρνητική τάση στη διάταξη, το στρώμα  $TiO_{2-x}$  συρρικνώνεται. Το w μειώνεται και όταν w=0, ο πρώτος όρος της συνάρτησης μηδενίζεται. Η αντίσταση του αυξάνεται έως τη μέγιστη δυνατή που ονομάζεται  $R_{OFF}$ .

$$\mathbf{M}(\mathbf{t}) = \mathbf{R}_{\mathbf{0}\mathbf{F}\mathbf{I}}$$

Η ταχύτητα ολίσθησης των ιόντων (up) ορίζεται ως εξής:

$$v_{\rm D} = \frac{\mathrm{d}w}{\mathrm{d}t} = \mu_{\rm D} \cdot \mathbf{E} = \frac{\mu_{\rm D} \cdot \mathbf{R}_{\rm ON}}{\mathrm{D}} \cdot \mathbf{I}(t) \quad (1.4)$$

όπου μ<sub>D</sub> η κινητικότητα των οπών οξυγόνου.

Αν ολοκληρώσουμε την παραπάνω σχέση, προκύπτει η ακόλουθη σχέση η οποία δείχνει τη συνάρτηση του πλάτους w.

$$\frac{dw}{dt} = \frac{\mu_D \cdot R_{0N}}{D} \cdot I(t) \rightarrow dw = \frac{\mu_D \cdot R_{0N}}{D} \cdot I(t) \ dt \rightarrow \int dw = \int \frac{\mu_D \cdot R_{0N}}{D} \cdot I(t) \ dt$$
$$\int dw = \frac{\mu_D \cdot R_{0N}}{D} \int I(t) dt \rightarrow w(t) = w_0 + \frac{\mu_D \cdot R_{0N} \cdot q(t)}{D} \ (1.5)$$

όπου  $w_0$  το αρχικό πλάτος του  $TiO_{2-x}$ .



Εικόνα 1.7 Αναπαράσταση των δύο περιοχών του memristor στις αντίστοιχες αντιστάσεις R<sub>ON</sub> και R<sub>OFF</sub>.

Αντικαθιστώντας τη συνάρτηση (1.5) στην (1.3), έχουμε:

$$\begin{split} \mathsf{M}(q) &= \mathsf{R}_{0} - \frac{\mu_{D} \cdot \mathsf{R}_{ON} \cdot \Delta \mathsf{R} \cdot q(t)}{D^{2}} \\ \mathsf{M}(t) &= \frac{\mathsf{w}_{0} + \frac{\mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t)}{D}}{D} \cdot \mathsf{R}_{ON} + \left(1 - \frac{\mathsf{w}_{0} + \frac{\mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t)}{D}}{D}\right) \cdot \mathsf{R}_{OFF} \\ \mathsf{M}(t) &= \frac{\mathsf{w}_{0} \cdot \mathsf{D}}{D} + \frac{\mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t)}{D} \cdot \mathsf{R}_{ON} + \left(\frac{\mathsf{D}}{D} - \frac{\mathsf{w}_{0} \cdot \mathsf{D}}{D} + \frac{\mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t)}{D}\right) \cdot \mathsf{R}_{OFF} \\ \mathsf{M}(t) &= \frac{\mathsf{w}_{0} \cdot \mathsf{D} + \mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t)}{D^{2}} \cdot \mathsf{R}_{ON} + \left(\frac{\mathsf{D}^{2}}{D} - \frac{\mathsf{w}_{0} \cdot \mathsf{D}}{D} + \frac{\mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t)}{D}\right) \cdot \mathsf{R}_{OFF} \\ \mathsf{M}(t) &= \frac{\mathsf{w}_{0} \cdot \mathsf{D} \cdot \mathsf{R}_{ON} + \mu_{D} \cdot \mathsf{R}_{ON}^{2} \cdot q(t) + \mathsf{D}^{2} \cdot \mathsf{R}_{OFF} - \mathsf{w}_{0} \cdot \mathsf{D} \cdot \mathsf{R}_{OFF} + \mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t) \cdot \mathsf{R}_{OFF} \\ \mathsf{M}(t) &= \frac{\mathsf{w}_{0} \cdot \mathsf{D} \cdot \mathsf{R}_{ON} + \mu_{D} \cdot \mathsf{R}_{OFF}) + \mathsf{D}^{2} \cdot \mathsf{R}_{OFF} + \mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t)(\mathsf{R}_{ON} + \mathsf{R}_{OFF})}{D^{2}} \\ \mathsf{M}(t) &= \frac{\mathsf{w}_{0} \cdot \mathsf{D} \cdot (\mathsf{R}_{ON} - \mathsf{R}_{OFF}) + \mathsf{D}^{2} \cdot \mathsf{R}_{OFF} + \mu_{D} \cdot \mathsf{R}_{ON} \cdot q(t)(\mathsf{R}_{ON} + \mathsf{R}_{OFF})}{D^{2}} \\ \mathsf{M}(t) &= \frac{\mathsf{w}_{0} \cdot (\mathsf{R}_{ON} - \mathsf{R}_{OFF})}{D} + \mathsf{R}_{OFF} + \frac{\mathsf{\mu}_{D} \cdot \mathsf{R}_{ON} \cdot q(t)(\mathsf{R}_{ON} + \mathsf{R}_{OFF})}{D^{2}} \\ \mathsf{I}(\mathsf{x}) \quad \mathsf{x} \mathsf{A} \mathsf{R} = \mathsf{R}_{OFF} - \mathsf{R}_{ON} \\ \mathsf{M}(t) &= \frac{\mathsf{R}_{ON} \cdot \mathsf{w}_{0}}{D} - \frac{\mathsf{R}_{OFF} \cdot \mathsf{w}_{0}}{D} + \frac{\mathsf{R}_{OFF} \cdot \mathsf{D}}{D} + \frac{\mathsf{\mu}_{D} \cdot \mathsf{R}_{ON} \cdot q(t)\Delta\mathsf{A}\mathsf{R}}{D^{2}} \\ \mathsf{M}(t) &= \mathsf{R}_{ON} \cdot \frac{\mathsf{w}_{0}}{D} + \mathsf{R}_{OFF} \cdot \frac{\mathsf{D}}{D} - \frac{\mathsf{R}_{OFF} \cdot \mathsf{w}_{0}}{D} + \frac{\mathsf{\mu}_{D} \cdot \mathsf{R}_{ON} \cdot q(t)\Delta\mathsf{A}\mathsf{R}}{D^{2}} \\ \mathsf{M}(t) &= \mathsf{R}_{ON} \cdot \frac{\mathsf{w}_{0}}{D} + \mathsf{R}_{OFF} \cdot \left(1 - \frac{\mathsf{w}_{0}}{D}\right) + \frac{\mathsf{\mu}_{D} \cdot \mathsf{R}_{ON} \cdot q(t)\Delta\mathsf{A}\mathsf{R}}{D^{2}} \\ \mathsf{A}_{V} \mathsf{R}_{0} &= \mathsf{R}_{ON} \cdot \frac{\mathsf{w}_{0}}{D} + \mathsf{R}_{OFF} \cdot \left(1 - \frac{\mathsf{w}_{0}}{D}\right) \mathsf{\tau} \mathsf{o}\mathsf{T}\mathsf{c} \qquad \mathsf{M}(q) = \mathsf{R}_{0} + \frac{\mathsf{\mu}_{D} \cdot \mathsf{R}_{ON} \cdot q(t)\Delta\mathsf{A}\mathsf{R} \\ \mathsf{D}^{2} \end{split}$$

Ο όρος  $\mathbf{R}_{o}$  συμβολίζει την αρχική τιμή της αντίστασης κατά τη χρονική στιγμή t=0. Αποτελεί την τιμή της αντίστασης που θυμάται η συσκευή και σε αυτήν αναφερόμαστε όταν μιλάμε για memristance.

### 1.1.2 Μη γραμμικά μοντέλα

Το γραμμικό μοντέλο του memristor υποθέτει ότι η μεταβλητή w είναι ευθέως ανάλογη του φορτίου q που διαπερνά τη συσκευή και περιορίζεται στο διάστημα [0,D]. Η θέση της ντοπαρισμένης περιοχής η οποία περιγράφεται από τη μεταβλητή w μεταβάλλεται ανάλογα με την εφαρμοζόμενη τάση στις διεπαφές των ηλεκτροδίων με τα άκρα του στρώματος του διοξειδίου του τιτανίου. Από τη βιβλιογραφία γνωρίζουμε ότι η εφαρμογή έστω και μικρής τάσης μπορεί να προκαλέσει ένα μεγάλο ηλεκτρικό πεδίο κατά μήκος της συσκευής, το οποίο προκαλεί την έντονη (υψηλά μη γραμμική) μετακίνηση των οπών οξυγόνου κοντά στα άκρα της συσκευής. Η προσπάθεια να οριστεί μέσω συναρτήσεων η συμπεριφορά των οπών οξυγόνου όταν εφαρμόζεται μία αρχική τάση στο κύκλωμα έχει οδηγήσει στην εμφάνιση πολλών μη γραμμικών μοντέλων. Θεωρητικά είναι σαν μια συνάρτηση έκφρασης της ταχύτητας των οπών οξυγόνου η

$$\frac{dw}{dt} = \frac{\mu_D \cdot R_{ON}}{D} \cdot I(t) \cdot f(x) \qquad \dot{\eta} \qquad \frac{dx}{dt} = \frac{\mu_D \cdot R_{ON}}{D^2} \cdot I(t) \cdot f(x)$$

Η συμπληρωματική συνάρτηση f(x) πρέπει να λαμβάνει τις μέγιστες τιμές στο κέντρο της συσκευής και σχεδόν μηδενικές τιμές στα άκρα της συσκευής γιατί οι οπές οξυγόνου κινούνται στην αρχή επιταχυνόμενες μέχρι να φθάσουν σε μια σταθερή ταχύτητα, έπειτα διατηρούν την ταχύτητά τους σταθερή μέχρι να πλησιάσουν τα άκρα του στρώματος του διοξειδίου του τιτανίου όπου λόγω έλλειψης χώρου κινούνται επιβραδυνόμενες.

Ακόμη, ένας άλλος φυσικός περιορισμός είναι ότι η μεταβλητή w ποτέ δεν μπορεί να μηδενιστεί γιατί τότε θα είχαμε απουσία των οπών οξυγόνου ούτε να πάρει τη μέγιστη τιμή w=D γιατί θα είχαμε μηδενισμό της ταχύτητας (οριακές συνθήκες). Συνεπώς το εύρος τιμών της συνάρτησης είναι 0<f(x)<1. Πολλά μοντέλα έχουν αναπτυχθεί βασιζόμενα σε διαφορετικές μορφές της συνάρτησης f(x), τα οποία αναλύονται παρακάτω [14].

#### 1.1.2.1 Μοντέλο A. Joglekar et al. window function.

Η συνάρτηση του Joglekar [15] είναι μία καμπύλη η οποία ανάλογα με την τιμή της παραμέτρου p δείχνει πόσο γρήγορα αυξάνεται η ταχύτητα των οπών οξυγόνου μέχρι να αποκτήσει μία σταθερή τιμή  $f_{max}$  και έπειτα πόσο γρήγορα θα αρχίσει να φθίνει η ταχύτητα τους γιατί έχει καλύψει η ντοπαρισμένη περιοχή όλο σχεδόν το στρώμα του διοξειδίου του τιτανίου. Όσο μεγαλύτερη είναι η τιμή της παραμέτρου p τόσο μεγαλύτερη είναι η επιτάχυνση των οπών οξυγόνου μέχρι να αποκτήσει μία σταθερή τιμή  $f_{max}$  και έπειτα πόσο γρήγορα θα αρχίσει να φθίνει η ταχύτητα τους γιατί έχει καλύψει η ντοπαρισμένη περιοχή όλο σχεδόν το στρώμα του διοξειδίου του τιτανίου. Όσο μεγαλύτερη είναι η τιμή της παραμέτρου p τόσο μεγαλύτερη είναι η επιτάχυνση των οπών οξυγόνου μέχρι να αποκτήσει μία σταθερή τιμή  $f_{max}$  και τόσο μεγαλύτερη αντίστοιχα η επιβράδυνση τους.



Εικόνα 1.8 Γραφικές για διαφορετικές τιμές της παραμέτρου p στο μοντέλο του A.Joglekar.

Πλεονέκτημα: Το μοντέλο εμφανίζει τη γραμμική συμπεριφορά στο κέντρο της συσκευής και τη μη γραμμική συμπεριφορά στα άκρα της συσκευής.

**Μειονέκτημα:** Πρόβλημα οριακών συνθηκών. Εάν η μεταβλητή w φθάσει σε ένα από τα δύο άκρα (w=0 ή w=D), η εσωτερική κατάσταση της συσκευής, η memristance, θα ταυτιστεί είτε με την **R**<sub>0N</sub> είτε με την **R**<sub>0FF</sub>. Συνεπώς, στην επόμενη εφαρμογή τάσης δεν θα έχει διατηρηθεί η προηγούμενη τιμή της και η ιδιότητα της πτητικής μνήμης δεν θα ισχύει.

### 1.1.2.2 Μοντέλο B. Biolek et al. window function

Ο Biolek [16] πρότεινε μία συνάρτηση η οποία θα έλυνε το πρόβλημα της μη γραμμικότητας που παρουσίαζε η συνάρτηση του joglekar στα άκρα της συσκευής. Η νέα αυτή συνάρτηση είχε σαν βασικό χαρακτηριστικό της, την εξάρτησή από το ρεύμα που διαρρέει το memristor. Όταν το ρεύμα είναι θετικό ή ίσο με μηδέν η παράμετρος stp γίνεται ίση με ένα (1), ενώ όταν είναι αρνητικό είναι ίση με μηδέν (0). Το ρεύμα της συσκευής θεωρείται θετικό όταν η ντοπαρισμένη περιοχή του memristor διευρύνεται και αντίθετα θεωρείται αρνητικό όταν η ντοπαρισμένη περιοχή συρρικνώνεται.

 $f(x) = 1 - (x - stp(-i))^{2p}$ 







Πλεονέκτημα: Εξαλείφει το πρόβλημα της μη γραμμικότητας

**Μειονέκτημα:** Το πρόβλημα που αντιμετωπίζει αυτή η συνάρτηση είναι το γεγονός ότι δεν υπάρχει συνεχής οριακή συνθήκη για την τιμή της συνάρτησης στα όρια της συσκευής. Η τιμή στα άκρα της συσκευής δεν μεταβάλλεται από τη μέγιστη τιμή.

### 1.1.2.3 Μοντέλο C. Prodromakis et al. window function

Τα δύο προβλήματα που αντιμετώπιζαν οι συναρτήσεις των δύο προηγούμενων μοντέλων επιλύονται με τις συναρτήσεις του Προδρομάκη [17]. Εκτός της παραμέτρου ρ εισάγει και την παράμετρο j σαν πρόσθετο παράγοντα ελέγχου της συνάρτησης.



Εικόνα 1.10 Γραφικές για διαφορετικές τιμές των παραμέτρων p και j στο μοντέλο του C. Prodromakis.

Πλεονέκτημα: Εξαλείφει το πρόβλημα της μη γραμμικότητας Μειονέκτημα: Πρόβλημα οριακών συνθηκών.





Εικόνα 1.11 Γραφικές για διαφορετικές τιμές της παραμέτρου p στο μοντέλο Piecewise Linear.

#### 1.1.2.5 Movτέλo Nonlinear window function [14]



Εικόνα 1.12 Γραφικές για διαφορετικές τιμές της παραμέτρου p στο μοντέλο Nonlinear.

### 1.1.2.6 Μοντέλο Zha's window function [20]



Εικόνα 1.13 Γραφικές για διαφορετικές τιμές της παραμέτρου p στο μοντέλο Zha's.

**Μειονέκτημα:** Πρόβλημα οριακών συνθηκών.-Πρόβλημα γραμμικότητας.- Η τιμή στα άκρα της συσκευής δεν μεταβάλλεται από τη μέγιστη τιμή.

#### 1.1.2.7 Μοντέλο Benderli window function

Το μοντέλο αυτό προτάθηκε πρώτη φορά από τον Strukon και αργότερα αναθεωρήθηκε από τους Benderli και Way. Ήταν η πρώτη προσπάθεια που έγινε να λυθεί το πρόβλημα της μη γραμμική συμπεριφοράς την οποία βελτιστοποίησε αργότερα ο joglekar με την δική του συνάρτηση. Η εν λόγο συνάρτηση δεν συμπεριλαμβάνεται στα αποτελέσματα της προσομοίωσης λόγο της απλότητας της. f(x) = x(1 - x)



Εικόνα 1.14 Γραφική παράσταση για το μοντέλο Benderli.

**Μειονέκτημα:** Πρόβλημα οριακών συνθηκών.-Πρόβλημα γραμμικότητας.- Η τιμή στα άκρα της συσκευής δεν μεταβάλλεται από τη μέγιστη τιμή.

## 1.1.3 Συγκριτικά στοιχεία

Παρακάτω παρουσιάζουμε μια αναπαράσταση του βρόγχου υστέρησης μιας προσομοίωσης του memristor υπολογισμένη με την συνάρτηση του joglekar, για σταθερή συχνότητα f=1Hz και τρείς διαφορετικές τάσεις εισόδου  $V_1 = 0.8V$ ,  $V_2 = 1V$  και  $V_3 = 1.2V$ . Παρατηρούμε ότι όσο αυξάνουμε την τάση στην είσοδο τόσο πιο έντονο είναι το φαινόμενο του βρόχου υστέρησης (μεγαλύτερο άνοιγμα της καμπύλης).



Εικόνα 1.15 Γραφική παράσταση ρεύματος-τάσης για memristor για διαφορετικές τάσεις εισόδου.



Εικόνα 1.16 Γραφική παράσταση ρεύματος-τάσης για memristor για διαφορετικές τάσεις εισόδου.



Εικόνα 1.17 Γραφικές παραστάσεις memristance (μνημοαντίστασης) - time (χρόνου) για τα μοντέλα συνάρτησης : Joglekar, Prodromakis, Biolek, piecewise linear, nonlinear και Zah's.

Αν προσπαθήσουμε να ερμηνεύσουμε συνδυαστικά τα διαγράμματα του βρόχου υστέρησης και το διάγραμμα memristance-χρόνου, μπορούμε να συμπεράνουμε τα εξής:

Στα μοντέλα των Biolek και joglekar οι τιμές που παίρνει η memristance είναι μεγαλύτερου εύρους σε σχέση με τα υπόλοιπα μοντέλα. Αυτό σημαίνει ότι μπορεί να αποθηκεύσει τις πληροφορίες πιο γρήγορα και με μεγαλύτερη ακρίβεια (μεγαλύτερο όγκο δεδομένων) για να τις ανακτήσει αργότερα.

### 1.1.4 Μοντέλο Lehtonen

Προτάθηκε από τους Lehtonen et al. και περιγράφει μία μη γραμμική εξάρτηση της παραγώγου της μεταβλητής w από την τάση.

$$i(t) = w(t)^{n}\beta \sinh(av(t)) + xe^{\gamma v(t) - 1}$$
$$\frac{dw}{dt} = af(w)v(t)^{m}$$

Όπου a, β, γ, x, n και m παράμετροι που επαληθεύονται πειραματικά.

#### 1.1.5 Μοντέλο Simmons Tunnel Barrier

Προτάθηκε από τους Pickett et al. Σε αντίθεση με το hp μοντέλο που θεωρεί τα δύο στρώματα οξειδίου του τιτανίου σαν δύο αντιστάσεις συνδεδεμένες σε σειρά, στο μοντέλο Simmons Tunnel Barrier θεωρούμε μία αντίσταση σε σειρά με ένα φράγμα σήραγγας ηλεκτρονίων εικόνα 1.18.

$$\begin{aligned} \frac{\mathrm{d}\mathbf{x}(t)}{\mathrm{d}t} &= \begin{cases} \mathsf{C}_{\mathrm{off}} \mathrm{sinh}\left(\frac{\mathrm{i}}{\mathrm{i}_{\mathrm{off}}}\right) \exp\left(-\exp\left(\frac{\mathrm{x}-\mathrm{a}_{\mathrm{off}}}{\mathrm{W}_{\mathrm{c}}}-\frac{|\mathrm{i}|}{\mathrm{b}}\right)-\frac{\mathrm{x}}{\mathrm{W}_{\mathrm{c}}}\right), & i > 0\\ \mathsf{C}_{\mathrm{on}} \mathrm{sinh}\left(\frac{\mathrm{i}}{\mathrm{i}_{\mathrm{on}}}\right) \exp\left(-\exp\left(\frac{\mathrm{x}-\mathrm{a}_{\mathrm{on}}}{\mathrm{W}_{\mathrm{c}}}-\frac{|\mathrm{i}|}{\mathrm{b}}\right)-\frac{\mathrm{x}}{\mathrm{W}_{\mathrm{c}}}\right), & i < 0\\ \mathsf{A}_{1} &= \tilde{\mathsf{A}}(\mathrm{x},\mathrm{v}_{\mathrm{g}})\varphi_{1}(\mathrm{v}_{\mathrm{g}},\mathrm{x})\exp\left(-\mathsf{B}(\mathrm{v}_{\mathrm{g}},\mathrm{x})\cdot\varphi_{1}(\mathrm{v}_{\mathrm{g}},\mathrm{x})^{\frac{1}{2}}\right)\\ \mathrm{i}(t) &= \mathsf{A}_{1} - \mathsf{A}_{2}\\ \mathsf{A}_{2} &= \tilde{\mathsf{A}}(\mathrm{x},\mathrm{v}_{\mathrm{g}})(\varphi_{1}(\mathrm{v}_{\mathrm{g}},\mathrm{x}) + \mathrm{e}|\mathrm{v}_{\mathrm{g}}|)\exp\left(-\mathsf{B}(\mathrm{v}_{\mathrm{g}},\mathrm{x})\cdot\left(\varphi_{1}(\mathrm{v}_{\mathrm{g}},\mathrm{x}) + \mathrm{ev}_{\mathrm{g}}\right)^{\frac{1}{2}}\right)\\ \mathrm{v}_{\mathrm{g}} &= \mathrm{v} - \mathrm{i}(t)\mathsf{R}_{\mathrm{S}} \end{aligned}$$

Όπου  $C_{off}$ ,  $C_{on}$ ,  $i_{off}$ ,  $i_{on}$ ,  $w_c$  και b σταθερές μεταβλητές που επαληθεύονται πειραματικά. Οι μεταβλητές  $a_{off}$  και  $a_{on}$  είναι τα όρια της μεταβλητής x και τα ρεύματα  $i_{off}$  και  $i_{on}$  αποτελούν τα ρεύματα κατωφλίου του μοντέλου.

Πλεονέκτημα: Δεν γίνεται χρήση κάποιας πρόσθετης συνάρτησης.

Μειονέκτημα: Πολύπλοκες εξισώσεις.



Εικόνα 1.18 Αναπαράσταση του μοντέλου Simmons Tunnel Barrier.
#### 1.1.6 Μοντέλο TEAM (Threshold Adaptive Memristor Model)

Προτάθηκε από τους Kvatinsky et al. Στο μοντέλο ΤΕΑΜ [21] ισχύουν τα εξής:

- Υπάρχει μία πολυωνυμική εξάρτηση μεταξύ του ρεύματος και της παραγώγου της μεταβλητής x.
- Η μεταβλητή x παραμένει σταθερή για μία συγκεκριμένη τιμή ρεύματος κατωφλίου.

$$\frac{dx}{dt} \begin{cases} k_{off} \left(\frac{i(t)}{i_{off}} - 1\right)^{a_{off}} f_{off}(x), & 0 < i_{off} < i \\ k_{on} \left(\frac{i(t)}{i_{on}} - 1\right)^{a_{on}} f_{on}(x), & i < i_{on} < 0 \\ 0, & i_{on} < i < i_{off} \end{cases}$$
$$V(t) = \left( R_{ON} + \frac{R_{OFF} - R_{ON}}{x_{OFF} - x_{ON}} (x - x_{ON}) \right) i(t)$$

Όπου  $a_{off}$ ,  $a_{on}$ ,  $k_{off}$ , kon σταθερές για τις οποίες ισχύει  $k_{off} > 0$  και  $k_{on} < 0$ ,  $i_{off}$ ,  $i_{on}$  είναι τιμές για τα ρεύματα κατωφλίου και foff, fon συναρτήσεις της μεταβλητής x στο διάστημα  $[x_{on}, x_{off}]$ . Οι αντιστάσεις  $R_{ON}$  και  $R_{OFF}$  είναι οι τιμές των αντιστάσεων της συσκευής όταν η τιμή της μεταβλητής x παίρνει τις ακραίες της τιμές  $x_{on}$  και  $x_{off}$  αντίστοιχα. Εάν θέλουμε να εκφράσουμε εκθετικά την εξάρτηση του ρεύματος από την τάση τότε προκύπτει η εξής σχέση :

$$V(t) = R_{ON} e^{\frac{\lambda}{x_{OFF} - x_{ON}}(x - x_{ON})} i(t), \quad \frac{R_{OFF}}{R_{ON}} = e^{\lambda} O \pi o \upsilon \lambda \mu i \alpha \pi \alpha \rho \dot{\alpha} \mu \epsilon \tau \rho o \varsigma \pi \rho o \sigma \alpha \rho \mu o \gamma \dot{\eta} \varsigma.$$

#### 1.1.7 Μοντέλο VTEAM

Το μοντέλο VTEAM αποτελεί συνέχεια του προηγούμενου μοντέλου TEAM με την βασική διαφορά ότι το μοντέλο αυτό στηρίζει την λειτουργία του σε μία τάση κατωφλίου και όχι σε ένα ρεύμα κατωφλίου όπως το προγενέστερο μοντέλο.

$$\frac{dw}{dt} \begin{cases} k_{off} \left(\frac{v(t)}{v_{off}} - 1\right)^{a_{off}} f_{off}(w), \ 0 < v_{off} < v \\ k_{on} \left(\frac{v(t)}{v_{on}} - 1\right)^{a_{on}} f_{on}(w), \ v < v_{on} < 0 \\ 0 \ , \ v_{on} < v < v_{off} \end{cases}$$
$$i(t) = \left(R_{ON} + \frac{R_{OFF} - R_{ON}}{x_{OFF} - x_{ON}} (w - w_{on})\right)^{-1} v(t)$$

Όπου  $a_{off}$ ,  $a_{on}$ ,  $k_{off}$ ,  $k_{on}$  σταθερές για τις οποίες ισχύει  $k_{off} > 0$  και  $k_{on} < 0$ ,  $v_{off}$ ,  $v_{on}$  είναι τιμές για τις τάσεις κατωφλίου και  $f_{off}$ ,  $f_{on}$  συναρτήσεις της μεταβλητής w στο διάστημα  $[w_{on}, w_{off}]$ . Οι αντιστάσεις  $R_{ON}$  και  $R_{OFF}$  είναι οι τιμές των αντιστάσεων της συσκευής όταν η τιμή της μεταβλητής w παίρνει τις ακραίες της τιμές  $w_{on}$  και  $w_{off}$  αντίστοιχα. Εάν θέλουμε να εκφράσουμε εκθετικά την εξάρτηση του ρεύματος από την τάση τότε προκύπτει η παρακάτω σχέση.

$$i(t) = \frac{e^{-\frac{\lambda}{w_{OFF} - w_{ON}}(w - w_{ON})}}{R_{ON}}v(t), \qquad \frac{R_{OFF}}{R_{ON}} = e^{\lambda}$$

### 1.1.8 Εφαρμογές των memristor

Οι τομείς στους οποίους μπορεί να έχουν εφαρμογή τα memristors είναι τόσο τα ψηφιακά όσο και τα αναλογικά ηλεκτρικά κυκλώματα. Η ικανότητα των memristors να μπορούν να υλοποιηθούν σε διατάξεις crossbar τους δίνει την δυνατότητα εφαρμογής στον τομέα της μικροηλεκτρονικής. Επίσης τα memristors μπορούν να χρησιμοποιηθούν και σε κυκλώματα με διακριτά στοιχεία γεγονός που τα καθιστά δυνατό την χρησιμοποίηση τους σε να ένα ακόμη μεγαλύτερο εύρος εφαρμογών. Παρακάτω δίνεται ένα συγκεντρωτικό διάγραμμα στην εικόνα 1.19 [22] όλων των δυνατών εφαρμογών των memristors από τα οποία εμείς θα αναλύσουμε τα λογικά κυκλώματα, τις ψηφιακές πύλες και τους ενισχυτές μεταβλητού κέρδους.



Εικόνα 1.19 Εφαρμογές του memristor σε υλοποιήσεις κυκλωμάτων με διακριτά στοιχεία ή με crossbar arrays, στον τομέα των ψηφιακών και στον αναλογικών ηλεκτρονικών κυκλωμάτων.

## 2. MAGIC

### 2.1. Memristor Aided IoGIC (MAGIC)

Στη λογική Memristor Aided loGIC (Magic) [27],[28] κάνουμε χρήση δύο ικανοτήτων του memristor. Η πρώτη του ικανότητά είναι ότι μπορεί και μεταβάλει την αντίσταση του ανάλογα την τάση που εφαρμόζεται πάνω του. Ενώ η δεύτερη ότι μπορεί και διατηρεί αυτήν την τιμή ακόμα και όταν πάψει να εφαρμόζεται πάνω του κάποια τάση. Αυτή η ικανότητα των memristors να μπορούν να διατηρούν μία συγκεκριμένη τιμή, τα κατατάσσει στην κατηγορία των ηλεκτρονικών στοιχείων μνήμης.

Η λογική κατάσταση («0» η «1») σε μία πύλη magic εκφράζεται με την μορφή αντίστασης. Οι λογικές καταστάσεις («0» η «1») των εισόδων αλλά και της εξόδου της εκάστοτε λογικής πύλης αναπαρίστανται μέσω της αντίστασης των memristors. Ως λογικό «0» θεωρούμε την αντίσταση  $R_{OFF}$  και ως λογικό «1» την αντίσταση  $R_{ON}$ , και αντίστροφα.

Μία πύλη υλοποιημένη με την λογική MAGIC παρουσιάζει δύο στάδια λειτουργίας.

- Το πρώτο στάδιο είναι αυτό της αρχικοποίησης των τιμών εισόδων και εξόδου της πύλης.
- 2. Το δεύτερο στάδιο είναι αυτό της λογικής πράξης μεταξύ των τιμών της εισόδου το οποίο θα μας δώσει και το τελικό αποτέλεσμα στην έξοδο.

### 2.1.1. Πρώτο στάδιο

Στο πρώτο στάδιο λειτουργίας μιας λογικής πύλης magic, τα memristors που αποτελούν το κύκλωμα της πύλης προγραμματίζονται σε μία καθορισμένη τιμή αντίστασης  $R_{OFF}$  ή  $R_{ON}$ .

- Τα memristors εισόδου της πύλης προγραμματίζονται σε R<sub>OFF</sub> όταν η λογική τιμή είναι «0» και σε R<sub>ON</sub> όταν η λογική τιμή είναι «1» (πίνακας 2.1).
- To memristor εξόδου της πύλης προγραμματίζεται σε μία αρχική κατάσταση R<sub>OFF</sub> όταν είναι ανάστροφα πολωμένο και R<sub>ON</sub> όταν είναι ορθά πολωμένο (πίνακας 2.2).

Σε αυτό το σημείο θα πρέπει να αναφέρουμε ότι ο προγραμματισμός του memristor αναλύετε στο 5° κεφάλαιο.

Πίνακας 2.1 Προγραμματισμός των memristors εισόδου.									
Λογική κατάσταση	Αντίσταση	Σύμβολο							
		R_OFF							
0	R <sub>OFF</sub>	00							
		R_ON							
1	R <sub>ON</sub>	00							



#### 2.1.2. Δεύτερο στάδιο

Στο δεύτερο στάδιο λειτουργίας της λογικής πύλης magic, εφόσον έχουν προγραμματιστεί τα memristors όπως αναφέραμε προηγουμένως, εφαρμόζεται μια τάση V στην είσοδο του κυκλώματος. Κατά την εφαρμογή της πηγής στο κύκλωμα ισχύει η παρακάτω λογική.

- Για τα memristor της εισόδου :το ρεύμα που προέρχεται από την πηγή που συνδέσαμε στο κύκλωμα, είναι ικανό να διαρρεύσει μόνο τα memristors που έχουν αντίσταση ίση με R<sub>ON</sub>, και όχι αυτά με αντίσταση ίση με R<sub>OFF</sub>.
- 2. Για το memristor της εξόδου : στην περίπτωση που η τιμή της αντίστασης των memristors της εισόδου και η συνδεσμολογία τους είναι τέτοια ώστε να εμποδίζει την διέλευση του ρεύματος, η τιμή του memristor της εξόδου παραμένει όπως έχει οριστεί από τον προγραμματισμό του και δεν αλλάζει. Στην περίπτωση όμως που το ρεύμα μπορέσει να περάσει μέσα από τα memristors εισόδου και να φτάσει το memristor της εξόδου, αυτό θα μεταβάλει την αντίστασή του σύμφωνα με την πόλωση του (πίνακας 2.3). Και στις δύο περιπτώσεις η τιμή που θα λάβει το memristor της εξόδου θα μας δώσει το αποτέλεσμα της πύλης magic.



## 2.2. Πύλη OR

Με όσα αναφέραμε για την λογική magic, θα δείξουμε ότι μπορούμε να σχεδιάσουμε όλες τις θεμελιώδεις λογικές ψηφιακές πύλες που υπάρχουν και που παραδοσιακά κατασκευάζονται με την τεχνολογία C-MOS. Η πύλη OR μπορεί να υλοποιηθεί με την λογική magic εάν χρησιμοποιήσουμε συνολικά τρία memristors σε ανάστροφη πόλωση, δύο για τις εισόδους της πύλης και ένα για την έξοδό της. Τα δύο memristors εισόδου τοποθετούνται παράλληλα μεταξύ τους ενώ το memristor εξόδου σε σειρά με τα προηγούμενα (εικόνα 2.1.).

Στον πίνακα 2.4 μπορούμε να δούμε τον πίνακα αληθείας της πύλης OR. Στον παρακάτω πίνακα 2.4 δίνονται οι τιμές της αντίστασης των memristors εισόδου, η αρχική τιμή και η τελική τιμή της αντίστασης του memristors εξόδου. Παρακάτω ακολουθεί ανάλυση του πίνακα αληθείας καθώς επίσης και του κυκλώματος της πύλης OR.

Πίνακας 2.4 Πύλη OR.											
Εικόνα 2.1 Πύλη ΟR.											
		ΕΞΟΔ	$O\Sigma_{OR} = EI$	$\Sigma O \Delta O \Sigma_1 + E$	ΙΣΟΔΟΣ <sub>2</sub>						
Είσοδος 1	Είσοδος 2	Αρχική Έξοδος	Τελική Έξοδος	Αντίσταση Εισόδου 1	Αντίσταση Εισόδου 2	Αρχική Αντίσταση Εξόδου	Τελική Αντίσταση Έξοδος				
0	0	0	0	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>				
0	1	0	1	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>				
1	0	0	1	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>				
1	1	0	1	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>				

# 2.2.1. Και οι δύο είσοδοι ίσες με λογικό μηδέν

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με το λογικό «0» (εικόνα 2.2) κατά την 1<sup>η</sup> φάση τα memristors της εισόδου θα μεταβάλλουν την αντίστασή τους σε R<sub>OFF</sub> καθώς επίσης και το memristor της εξόδου. Θα πρέπει να αναφέρουμε ότι καθόλην την 1η φάση της πύλης magic ο διακόπτης που συνδέει την πηγή τάσης με το υπόλοιπο κύκλωμα είναι ανοικτός οπότε το κύκλωμα δεν διαρρέεται από ρεύμα.

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Επειδή τα memristors εισόδου όπως φαίνεται είναι προγραμματισμένα στην τιμή της αντίσταση R<sub>OFF</sub>, το ρεύμα που τα διαρρέει είναι πολύ μικρό (αμελητέο) για να μπορέσει να επηρεάσει το memristor εξόδου και να του αλλάξει την τιμή της αντίστασης του. Οπότε η τιμή της αντίστασης στο memristor εξόδου δεν αλλάζει, παραμένοντας στη αρχική του τιμή R<sub>OFF</sub> (λογικό «0»).

Εφαρμογές των Memristors σε Ψηφιακά και Αναλογικά Κυκλώματα



Εικόνα 2.2 Είσοδοι ίσες με λογικό «0».

### 2.2.2. Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν

Στην περίπτωση που μία από τις δύο εισόδους λάβει την λογική τιμή «1» ενώ η άλλη την λογική τιμή «0» (εικόνα 2.3), κατά την 1η φάση, η τιμή της αντίστασης για το κάθε memristor της εισόδου θα είναι R<sub>ON</sub> και R<sub>OFF</sub> αντίστοιχα. Η αρχική τιμή του memristor της εξόδου θα είναι R<sub>OFF</sub> και ο διακόπτης όπως προηγουμένως θα είναι ανοικτός.

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Σε αυτήν την περίπτωση το ρεύμα που διαρρέει το κύκλωμα είναι μεγαλύτερο από πριν εφόσον, τα memristors της εισόδου είναι συνδεδεμένα παράλληλα μεταξύ τους. Λόγω της παραλληλίας το memristror που θα έχει τιμή αντίστασης ίση με  $R_{ON}$  θα αφήσει να περάσει περισσότερο ρεύμα από μέσα του από ότι το memristor που θα έχει τιμή αντίστασης ίση με  $R_{OFF}$ . Αυτό το ρεύμα θα είναι αρκετά μεγάλο για να αλλάξει την τιμή του memristor στην έξοδο της πύλης. Σε αυτό το σημείο χρησιμοποιώντας στον πίνακα 2.3 παρατηρούμε ότι το memristor της εξόδου είναι ανάστροφα πολωμένο, οπότε η αντίσταση του θα αλλάξει από  $R_{OFF}$  σε  $R_{ON}$ .



Εικόνα 2.3 Διαφορετικές Είσοδοι.

## 2.2.3. Και οι δύο είσοδοι ίσες με λογικό ένα

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με λογικό «1» (εικόνα 2.4) τα memristors της εισόδου κατά την 1<sup>η</sup> φάση μεταβάλλουν την τιμή της αντίστασης τους σε  $R_{ON}$  ενώ το memristor εξόδου σε  $R_{OFF}$  (ο διακόπτης είναι ανοικτός). Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Σε αυτήν την περίπτωση το ρεύμα που διαρρέει το κύκλωμα είναι μεγάλο εξαιτίας της παραλληλίας μεταξύ των δύο memristors εισόδου καθώς επίσης και της τιμή της αντίστασης τους στα δύο ίση με  $R_{ON}$ . Οπότε, όπως και πριν σύμφωνα με τον πίνακα 2.3, το ρεύμα είναι αρκετά μεγάλο ώστε να αλλάξει την τιμή την αντίσταση του memristor της εξόδου από  $R_{OFF}$  σε  $R_{ON}$ , δίνοντας το λογικό αποτέλεσμα «1».



Εικόνα 2.4 Είσοδοι ίσες με λογικό «1».

## 2.3. Πύλη AND

Η πύλη AND μπορεί να υλοποιηθεί με την λογική magic εάν χρησιμοποιήσουμε συνολικά τρία memristors σε ανάστροφη πόλωση, δύο για τις εισόδους της πύλης και ένα για την έξοδό της. Τόσο τα memristors της εισόδου όσο και το memristor της εξόδου συνδέονται σε σειρά. (εικόνα 2.5.)

Στον πίνακα 2.5 βλέπουμε τον πίνακα αληθείας της πύλης AND, τον απαραίτητο προγραμματισμό των memristors εισόδου/εξόδου, καθώς επίσης την τελική τιμή του memristor εξόδου το οποίο θα μας δώσει και το αποτέλεσμα της λογικής πράξεις AND.



## 2.3.1. Και οι δύο είσοδοι ίσες με λογικό μηδέν

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με το λογικό «0» (εικόνα 2.6) κατά την 1η φάση τα memristors της εισόδου θα προγραμματισούν σε R<sub>OFF</sub> καθώς επίσης και το memristor της εξόδου. Θα πρέπει να αναφέρουμε ότι καθόλην την 1η φάση της πύλης magic ο διακόπτης που συνδέει την πηγή τάσης με το υπόλοιπο κύκλωμα είναι ανοικτός οπότε το κύκλωμα δεν διαρρέεται από ρεύμα.

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Επειδή τα memristors εισόδου όπως φαίνεται είναι προγραμματισμένα στην τιμή της αντίσταση  $R_{OFF}$ , το ρεύμα που τα διαρρέει είναι πολύ μικρό (αμελητέο) για να μπορέσει να επηρεάσει το memristor εξόδου και να του αλλάξει την τιμή της αντίστασης του. Οπότε η τιμή της αντίστασης στο memristor εξόδου δεν αλλάζει, παραμένοντας στη αρχική του τιμή  $R_{OFF}$  (λογικό «0»).



Εικόνα 2.6 Είσοδοι ίσες με λογικό «0».

### 2.3.2. Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν

Στην περίπτωση που μία από τις δύο εισόδους λάβει την λογική τιμή «1» ενώ η άλλη την λογική τιμή «0» (εικόνα 2.7), κατά την 1<sup>η</sup> φάση, η τιμή της αντίστασης για το κάθε memristor της εισόδου θα είναι  $R_{ON}$  και  $R_{OFF}$  αντίστοιχα. Η αρχική τιμή του memristor της εξόδου θα είναι  $R_{OFF}$  και ο διακόπτης όπως προηγουμένως θα είναι ανοικτός

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Σε αυτήν την περίπτωση λόγω της εν σειρά συνδεσμολογίας των memristrors, όταν κάποιο από τα memristors της εισόδου είναι προγραμματισμένο σε  $R_{OFF}$  εμποδίζει την διέλευση του ρεύματος στο υπόλοιπο κύκλωμα. Το σχεδόν μηδενικό ρεύμα που μπορεί να περάσει από την  $R_{OFF}$  και να φτάσει στο memristor της εξόδου δεν είναι αρκετό ώστε να του επιβάλει να αλλάξει κατάσταση. Οπότε το memristor της εξόδου παραμένει στην αρχική του κατάσταση δηλαδή σε $R_{OFF}$  (λογικό «0»).



Εικόνα 2.7 Διαφορετικές Είσοδοι.

## 2.3.3. Και οι δύο είσοδοι ίσες με λογικό ένα

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με λογικό «1» (εικόνα 2.8) τα memristors της εισόδου κατά την 1η φάση προγραμματίζονται σε  $R_{ON}$  ενώ το memristor εξόδου σε  $R_{OFF}$  (ο διακόπτης είναι ανοικτός).

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Σε αυτήν την περίπτωση το ρεύμα που διαρρέει το κύκλωμα είναι μεγάλο εξαιτίας της εν σειρά συνδεσμολογίας των δύο memristors εισόδου καθώς επίσης και της τιμή της αντίστασης τους που είναι και στα δύο ίση με  $R_{ON}$ . Οπότε, σύμφωνα με τον πίνακα 2.3, το ρεύμα που διαρρέει το κύκλωμα είναι αρκετά μεγάλο ώστε να αλλάξει την τιμή την αντίσταση του memristor της εξόδου από  $R_{OFF}$  σε  $R_{ON}$ , δίνοντας το λογικό αποτέλεσμα «1».



Εικόνα 2.8 Είσοδοι ίσες με λογικό «1».

### 2.4. Πύλη NOR

Η πύλη NOR μπορεί να υλοποιηθεί με την λογική magic εάν χρησιμοποιήσουμε συνολικά τρία memristors, δύο για τις εισόδους της πύλης σε ανάστροφη πόλωση και ένα για την έξοδό της πύλης σε ορθή πόλωση. Τα δύο memristors εισόδου τοποθετούνται παράλληλα μεταξύ τους ενώ το memristor εξόδου σε σειρά με τα προηγούμενα (εικόνα 2.9). Στον πίνακα 2.6 μπορούμε να δούμε τον πίνακα αληθείας της πύλης NOR. Στον παρακάτω πίνακα 2.6 δίνονται οι τιμές της αντίστασης των memristors εισόδου, η αρχική τιμή και η τελική τιμή της αντίστασης του memristors εξόδου. Παρακάτω ακολουθεί ανάλυση του πίνακα αληθείας καθώς επίσης και του κυκλώματος της πύλης NOR.



## 2.4.1. Και οι δύο είσοδοι ίσες με λογικό μηδέν

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με το λογικό «0» (εικόνα 2.10) κατά την 1<sup>η</sup> φάση τα memristors της εισόδου θα προγραμματιστούν σε  $R_{OFF}$  ενώ το memristor της εξόδου σε  $R_{ON}$ . Θα πρέπει να αναφέρουμε ότι καθόλην την 1<sup>η</sup> φάση της πύλης magic ο διακόπτης που συνδέει την πηγή τάσης με το υπόλοιπο κύκλωμα είναι ανοικτός οπότε το κύκλωμα δεν διαρρέεται από ρεύμα.

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Επειδή τα memristors εισόδου όπως φαίνεται είναι προγραμματισμένα στην τιμή της αντίσταση  $R_{OFF}$ , το ρεύμα που τα διαρρέει είναι πολύ μικρό (αμελητέο) για να μπορέσει να επηρεάσει το memristor εξόδου και να του αλλάξει την τιμή της αντίστασης του. Οπότε η τιμή της αντίστασης στο memristor εξόδου δεν αλλάζει, παραμένοντας στη αρχική του τιμή  $R_{ON}$  (λογικό «1»).



Εικόνα 2.10 Είσοδοι ίσες με λογικό «0».

### 2.4.2. Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν

Στην περίπτωση που μία από τις δύο εισόδους λάβει την λογική τιμή «1» ενώ η άλλη την λογική τιμή «0» (εικόνα 2.11), κατά την 1η φάση, η τιμή της αντίστασης για το κάθε memristor της εισόδου θα είναι R<sub>ON</sub> και R<sub>OFF</sub> αντίστοιχα. Η αρχική τιμή του memristor της εξόδου θα είναι R<sub>ON</sub> και ο διακόπτης όπως προηγουμένως θα είναι ανοικτός.

Κατά την 2η φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Σε αυτήν την περίπτωση το ρεύμα που διαρρέει το κύκλωμα είναι μεγαλύτερο από πριν εφόσον, τα memristors της εισόδου είναι συνδεδεμένα παράλληλα μεταξύ τους. Λόγω της παραλληλίας το memristror που θα έχει τιμή αντίστασης ίση με  $R_{ON}$  θα αφήσει να περάσει περισσότερο ρεύμα από μέσα του από ότι το memristor που θα έχει τιμή αντίστασης ίση με  $R_{OFF}$ . Αυτό το ρεύμα θα είναι αρκετά μεγάλο για να αλλάξει την τιμή του memristor στην έξοδο της πύλης. Σε αυτό το σημείο χρησιμοποιώντας στον πίνακα 2.3 παρατηρούμε ότι το memristor της εξόδου είναι ορθά πολωμένο, οπότε η αντίσταση του θα αλλάξει από  $R_{ON}$  (λογικό «1») σε  $R_{OFF}$  (λογικό «0»).

Εφαρμογές των Memristors σε Ψηφιακά και Αναλογικά Κυκλώματα



Εικόνα 2.11 Διαφορετικές Είσοδοι.

### 2.4.3. Και οι δύο είσοδοι ίσες με λογικό ένα

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με λογικό «1» (εικόνα 2.12) τα memristors της εισόδου κατά την 1η φάση προγραμματίζονται σε  $R_{ON}$  όπως και το memristor εξόδου (ο διακόπτης είναι ανοικτός).

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Σε αυτήν την περίπτωση το ρεύμα που διαρρέει το κύκλωμα είναι μεγάλο εξαιτίας της παραλληλίας μεταξύ των δύο memristors εισόδου καθώς επίσης και της τιμή της αντίστασης τους που είναι και στα δύο ίση με  $R_{ON}$ . Οπότε, όπως και πριν σύμφωνα με τον πίνακα 2.3, το ρεύμα είναι αρκετά μεγάλο ώστε να αλλάξει την τιμή την αντίσταση του memristor της εξόδου από  $R_{ON}$  σε  $R_{OFF}$ , δίνοντας το λογικό αποτέλεσμα «O».



Εικόνα 2.12 Είσοδοι ίσες με λογικό «1».

### 2.5. Πύλη NAND

Η πύλη NAND μπορεί να υλοποιηθεί με την λογική magic εάν χρησιμοποιήσουμε συνολικά τρία memristors, δύο για τις εισόδους της πύλης σε ανάστροφη πόλωση και ένα για την έξοδό της σε ορθή πόλωση. Τόσο τα memristors της εισόδου όσο και το memristor της εξόδου συνδέονται σε σειρά(εικόνα 2.13).

Στον πίνακα 2.7 βλέπουμε τον πίνακα αληθείας της πύλης NAND, τον απαραίτητο προγραμματισμό των memristors εισόδου/εξόδου, καθώς επίσης την τελική τιμή του memristor εξόδου το οποίο θα μας δώσει και το αποτέλεσμα της λογικής πράξεις NAND.

Πίνακας 2.7 Πύλη AND.									
			Εικόνα 2	.13 Πύλη ANI	D.				
		έξοδ	$O\Sigma_{OR} = \overline{E}$	ΙΣΟΔΟΣ <sub>1</sub> · Ε	ΙΣΟΔΟΣ <sub>2</sub>				
Είσοδος 1	Είσοδος 2	Αρχική Έξοδος	Τελική Έξοδος	Αντίσταση Εισόδου 1	Αντίσταση Εισόδου 2	Αρχική Αντίσταση Εξόδου	Τελική Αντίσταση Έξοδος		
0	0	1	1	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>		
0	1	1	1	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>		
1	0	1	1	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>on</sub>	R <sub>on</sub>		
1	1	1	0	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>		

## 2.5.1. Και οι δύο είσοδοι ίσες με λογικό μηδέν

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με το λογικό «0» (εικόνα 2.14) κατά την 1η φάση τα memristors της εισόδου θα προγραμματισούν σε  $R_{OFF}$ , ενώ το memristor της εξόδου σε  $R_{ON}$ . Θα πρέπει να αναφέρουμε ότι καθόλην την 1<sup>η</sup> φάση της πύλης magic ο διακόπτης που συνδέει την πηγή τάσης με το υπόλοιπο κύκλωμα είναι ανοικτός οπότε το κύκλωμα δεν διαρρέεται από ρεύμα.

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Επειδή τα memristors εισόδου όπως φαίνεται είναι συνδεδεμένα σε σειρά και προγραμματισμένα σε  $R_{OFF}$ , το ρεύμα που τα διαρρέει είναι πολύ μικρό (αμελητέο) για να μπορέσει να επηρεάσει το memristor εξόδου και να του αλλάξει την τιμή της αντίστασης του. Οπότε η τιμή της αντίστασης στο memristor εξόδου δεν αλλάζει, παραμένοντας στη αρχική του τιμή  $R_{ON}$  (λογικό «1»).



Εικόνα 2.14 Είσοδοι ίσες με λογικό «0».

### 2.5.2. Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν

Στην περίπτωση που μία από τις δύο εισόδους λάβει την λογική τιμή «1» ενώ η άλλη την λογική τιμή «0» (εικόνα 2.15), κατά την 1<sup>η</sup> φάση, η τιμή της αντίστασης για το κάθε memristor της εισόδου θα είναι R<sub>ON</sub> και R<sub>OFF</sub> αντίστοιχα. Η αρχική τιμή του memristor της εξόδου θα είναι R<sub>ON</sub> και ο διακόπτης όπως προηγουμένως θα είναι ανοικτός.

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Σε αυτήν την περίπτωση λόγω της εν σειρά συνδεσμολογίας των memristrors, όταν κάποιο από τα memristors της εισόδου είναι προγραμματισμένο σε  $R_{OFF}$  εμποδίζει την διέλευση του ρεύματος στο υπόλοιπο κύκλωμα. Το σχεδόν μηδενικό ρεύμα που μπορεί να περάσει από την  $R_{OFF}$  και να φτάσει στο memristor της εξόδου δεν είναι αρκετό ώστε να του επιβάλει να αλλάξει κατάσταση. Οπότε το memristor της εξόδου παραμένει στην αρχική του κατάσταση δηλαδή σε  $R_{ON}$  (λογικό «1»).



Εικόνα 2.15 Διαφορετικές Είσοδοι.

## 2.5.3. Και οι δύο είσοδοι ίσες με λογικό ένα

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με λογικό «1» (εικόνα 2.16) τα memristors της εισόδου κατά την 1<sup>η</sup> φάση προγραμματίζονται σε R<sub>ON</sub> όπως και το memristor εξόδου (ο διακόπτης είναι ανοικτός).

Κατά την 2η φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Σε αυτήν την περίπτωση το ρεύμα που διαρρέει το κύκλωμα είναι μεγάλο εξαιτίας της εν σειράς συνδεσμολογίας των δύο memristors εισόδου καθώς επίσης και της τιμή της αντίστασης τους που είναι και στα δύο ίση με  $R_{ON}$ . Οπότε, σύμφωνα με τον πίνακα 2.3, το ρεύμα που διαρρέει το κύκλωμα είναι αρκετά μεγάλο ώστε να αλλάξει την τιμή την αντίσταση του memristor της εξόδου από  $R_{ON}$  σε $R_{OFF}$ , δίνοντας το λογικό αποτέλεσμα «0».



Εικόνα 2.16 Είσοδοι ίσες με λογικό «1».

## 2.6. Πύλη NOT

Η πύλη NOT μπορεί να υλοποιηθεί με την λογική magic εάν χρησιμοποιήσουμε συνολικά δύο memristors, ένα για την είσοδο της πύλης σε ανάστροφη πόλωση και ένα για την έξοδό της σε ορθή πόλωση. Τόσο το memristor της εισόδου όσο και το memristor της εξόδου συνδέονται σε σειρά. (εικόνα 2.17.)

Στον πίνακα 2.8 βλέπουμε τον πίνακα αληθείας της πύλης NOT, τον απαραίτητο προγραμματισμό του memristor εισόδου/εξόδου, καθώς επίσης την τελική τιμή του memristor εξόδου το οποίο θα μας δώσει και το αποτέλεσμα της λογικής πράξεις NOT.



## 2.6.1. Είσοδος ίση με λογικό μηδέν

Στην περίπτωση που η είσοδος είναι ίση με το λογικό «0» (εικόνα 2.18) κατά την 1<sup>η</sup> φάση το memristor της εισόδου θα προγραμματιστεί σε  $R_{OFF}$  ενώ το memristor της εξόδου σε  $R_{ON}$ . Θα πρέπει να αναφέρουμε ότι καθόλην την 1<sup>η</sup> φάση της πύλης magic ο διακόπτης που συνδέει την πηγή τάσης με το υπόλοιπο κύκλωμα είναι ανοικτός οπότε το κύκλωμα δεν διαρρέεται από ρεύμα.

Κατά την 2η φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Επειδή το memristor εισόδου όπως φαίνεται είναι προγραμματισμένο στην τιμή της αντίσταση R<sub>OFF</sub>, το ρεύμα που το διαρρέει είναι πολύ μικρό (αμελητέο) για να μπορέσει να επηρεάσει το memristor εξόδου και να του αλλάξει την τιμή της αντίστασης του. Οπότε η τιμή της αντίστασης στο memristor εξόδου δεν αλλάζει, παραμένοντας στη αρχική του τιμή R<sub>ON</sub> (λογικό «1»).



Εικόνα 2.18 Είσοδος ίση με λογικό «0».

## 2.6.2. Είσοδος ίση με λογικό ένα.

Στην περίπτωση που η είσοδος είναι ίση με το λογικό «1» (εικόνα 2.19) κατά την 1<sup>η</sup> φάση το memristor της εισόδου θα προγραμματιστεί σε R<sub>ON</sub> όπως επίσης και το memristor της εξόδου. Θα πρέπει να αναφέρουμε ότι καθόλην την 1<sup>η</sup> φάση της πύλης magic ο διακόπτης που συνδέει την πηγή τάσης με το υπόλοιπο κύκλωμα είναι ανοικτός οπότε το κύκλωμα δεν διαρρέεται από ρεύμα.

Κατά την 2<sup>η</sup> φάση ο διακόπτης κλείνει και στο κύκλωμα εφαρμόζεται η τάση V. Επειδή το memristor εισόδου όπως φαίνεται είναι προγραμματισμένο στην τιμή της αντίσταση  $R_{ON}$ , το ρεύμα που το διαρρέει είναι τόσο μεγάλο ώστε να είναι ικανό να αλλάξει την τιμή της αντίστασης memristor εξόδου. Οπότε η τιμή της αντίστασης στο memristor εξόδου γίνεται  $R_{OFF}$  (λογικό «0»).



Εικόνα 2.19 Είσοδος ίση με λογικό «1».

# 2.7. Πύλη XOR

Η πύλη XOR μπορεί να υλοποιηθεί εάν χρησιμοποιήσουμε μία πύλη magic NOR και αντικαταστήσουμε τα δύο memristors εισόδου και στη θέση τους τοποθετήσουμε αντίστοιχα μία πύλη magic AND και μία magic NOR εικόνα 2.20. Στον πίνακα 2.9 βλέπουμε τον πίνακα αληθείας της πύλης XOR αλλά και των επιμέρους πυλών που την απαρτίζουν. Πιο αναλυτικά παραθέτουμε την παρακάτω λογική συνάρτηση.



## 2.8. Πύλη XNOR

Η πύλη XNOR μπορεί να υλοποιηθεί όπως και η πύλη XOR με μια μικρή διαφορά. Αντί της πύλης magic NOR χρησιμοποιούμε μία πύλη magic OR και αντικαθιστούμε τα δύο memristors εισόδου και στην θέση τους τοποθετήσουμε μία πύλη magic AND και μία magic NOR εικόνα 2.21. Στον πίνακα 2.10 βλέπουμε τον πίνακα αληθείας της συνολικής πύλης XNOR. Πιο αναλυτικά παραθέτουμε την παρακάτω λογική συνάρτηση.



 $ΕΞΟΔΟΣ_{XNOR}$ = $ΕΞΟΔΟΣ_{NOR}$ + $ΕΞΟΔΟΣ_{AND}$ 

Στις δύο προηγούμενες σχεδιάσεις, παρατηρήσαμε ότι στις εσωτερικές πύλες AND και NOR που χρησιμοποιούνται για την υλοποίηση των λογικών πυλών XOR και XNOR, μπορούμε να παραλείψουμε τα ένα εκ των δύο memristor της εισόδου 2 χωρίς να επηρεάσει την λειτουργία του υπόλοιπου κυκλώματος (εικόνα 2.22 και 2.23).



Εικόνα 2.22 Απλοποιημένη πύλη XOR.



Εικόνα 2.23 Απλοποιημένη πύλη XNOR.

## 2.9. Πύλη Half Adder

Η πύλη ΗΑ μπορεί να υλοποιηθεί εάν χρησιμοποιήσουμε μία πύλη magic XOR για την έξοδο S και μία πύλη magic AND για την έξοδο C<sub>OUT</sub> εικόνα 2.24. Στον πίνακα 2.11 βλέπουμε τον πίνακα αληθείας της πύλης ΗΑ αλλά και των επιμέρους πυλών που την απαρτίζουν.



Παρατηρούμε ότι η AND πύλη της εξόδου C<sub>OUT</sub> υπάρχει ήδη μέσα στην XOR πύλη σαν υποκύκλωμα. Οπότε η χρήση της επιπλέον πύλης AND κρίνεται άσκοπη εικόνα 2.25. Επιπλέον παρατηρούμε ότι, το κύκλωμα του HF μπορεί να απλοποιηθεί ακόμα περισσότερο εικόνα 2.26 χωρίς να έχουμε αλλοιώσεις στο αποτέλεσμα του κυκλώματος.



Εικόνα 2.25 Πύλη Half Adder χωρίς την χρήση πρόσθετης AND.



Εικόνα 2.26 Απλοποιημένη πύλη Half Adder.

### 2.10. Πύλη Half Subtractor

Η πύλη HS μπορεί να υλοποιηθεί εάν χρησιμοποιήσουμε μία πύλη magic XOR για την έξοδο D<sub>OUT</sub> και έναν συνδυασμό μίας πύλης magic NOR αντικαθιστώντας τα δύο memristors εισόδου και στην θέση τους τοποθετήσουμε μία πύλη magic AND και μία magic NOT εικόνα 2.27. Στον πίνακα 2.12 και 2.13 βλέπουμε τον πίνακα αληθείας της συνολικής πύλης HS αλλά και των επιμέρους πυλών που την απαρτίζουν.





Εικόνα 2.27 Πύλη Half Subtractor, έξοδος D.

Πίνακας 2.12 Πύλη Half Subtractor, έξοδος D.											
Είσοδος Χ	Είσοδος Υ	Αρχική Έξοδος NOR	Τελική Έξοδος NOR	Αρχική Έξοδος ΑΝD	Τελική Έξοδος AND	Αρχική Έξοδος XOR	Τελική Έξοδος ΧΟR (D)				
0	0	1	1	0	0	1	0				
0	1	1	0	0	0	1	1				
1	0	1	0	0	0	1	1				
1	1	1	0	0	1	1	0				
Είσοδος Χ	Είσοδος Υ	Αρχική Αντίσταση Εξόδου NOR	Τελική Αντίσταση Εξόδου NOR	Αρχική Αντίσταση Εξόδου ΑΝD	Τελική Αντίσταση Εξόδου ΑΝD	Αρχική Αντίσταση Εξόδου ΧΟR	Τελική Αντίσταση Εξόδου ΧΟR (D)				
R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>				
R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>				
R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>				
R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>				

Πίνακας 2.13 Πύλη Half Subtractor, έξοδος Β <sub>ουτ</sub> .											
Είσοδος Χ	Είσοδος Υ	Αρχική Έξοδος ΝΟΤ	Τελική Έξοδος ΝΟΤ	Αρχική Έξοδος ΑΝD	Τελική Έξοδος ΑΝD (Β <sub>ουτ</sub> )						
0	0	1	1	0	0						
0	1	1	1	0	1						
1	0	1	0	0	0						
1	1	1	0	0	0						
Είσοδος Χ	Είσοδος Υ	Αρχική Αντίσταση Εξόδου ΝΟΤ	Τελική Αντίσταση Εξόδου ΝΟΤ	Αρχική Αντίσταση Εξόδου ΑΝD	Τελική Αντίσταση Εξόδου ΑΝD						
R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>						
R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>						
R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>						
R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>						

Παρατηρούμε ότι στην HS πύλη μπορούν να γίνουν κάποιες απλοποιήσεις. Το memristor που χρησιμοποιείτε ως είσοδο x μπορεί να χρησιμοποιηθεί ταυτόχρονα αντί τριών όμοιων χωρίς να επηρεάζει την λειτουργία του υπόλοιπου κυκλώματος, εικόνα 2.28.



Εικόνα 2.28 Απλοποιημένη πύλη Half Subtractor.

## 2.11. Πύλη Full Adder

Η πύλη FA μπορεί να υλοποιηθεί με παρόμοια λογική με αυτή που χρησιμοποιήσαμε για να υλοποιήσουμε τον HA. Η έξοδος S προκύπτει όπως και στον HA με την βοήθεια μία magic XOR πύλης με την διαφορά ότι τώρα έχουμε τρία memristors εισόδου. Η έξοδος C<sub>OUT</sub> προκύπτει από τρείς magic AND πύλες οι οποίες συνδέονται μεταξύ τους με μία magic OR πύλη εικόνα 2.29. Στον πίνακα 2.14 και 2.15 βλέπουμε τον πίνακα αληθείας της συνολικής πύλης HA αλλά και των επιμέρους πυλών που την απαρτίζουν.



Εικόνα 2.29 Full Adder αποτελούμενος από μία magic XOR πύλη (S) και μία σύνθεση τριών magic AND και μίας magic OR (C<sub>OUT</sub>)

Ομοίως με προηγούμενος η πύλη FA μπορεί να απλοποιηθεί εικόνα 2.30.



Εικόνα 2.30 Απλοποιημένος Full Adder.

	Πίνακας 2.14 Full Adder, έξοδος XOR (S)											
х	Y	B <sub>IN</sub>	Αρχική Έξοδος NOR	Τελική Έξοδος NOR	Αρχική Έξοδος ΑΝD	Τελική Έξοδος AND	Αρχική Έξοδος XOR	Τελική Έξοδος XOR (S)				
0	0	0	1	1	0	0	1	0				
0	0	1	1	0	0	0	1	1				
0	1	0	1	0	0	0	1	1				
0	1	1	1	0	0	0	1	0				
1	0	0	1	0	0	0	1	1				
1	0	1	1	0	0	0	1	0				
1	1	0	1	0	0	0	1	0				
1	1	1	1	0	0	1	1	1				
x	Y	B <sub>IN</sub>	Αρχική Αντίσταση Εξόδου NOR	Τελική Αντίσταση Εξόδου NOR	Αρχική Αντίσταση Εξόδου ΑΝΟ	Τελική Αντίσταση Εξόδου ΑΝΟ	Αρχική Αντίσταση Εξόδου ΧΟΒ	Τελική Αντίσταση Εξόδου				
R <sub>OFF</sub>	D						XON	X01 (3)				
	<b>K</b> OFF	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>				
<b>R</b> <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>ON</sub>	R <sub>ON</sub> R <sub>ON</sub>	R <sub>on</sub> R <sub>off</sub>	R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub>				
R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>ON</sub>				
R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>OFF</sub>				
R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub> R <sub>ON</sub>				
R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub>				
R <sub>OFF</sub> R <sub>OFF</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>ON</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub> R <sub>OFF</sub>	R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub> R <sub>ON</sub>	R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub> R <sub>ON</sub> R <sub>OFF</sub> R <sub>OFF</sub>				

Πίνακας 2.15 Full Adder, έξοδος OR (C <sub>out</sub> )											
x	Y	C <sub>IN</sub>	Αρχική Έξοδος ΑΝD (όλων)	χική Τελική Τελική Τελική δδος Έξοδος Έξοδος Έξοδος ND AND AND AND ωγ) (X · Y) (Y · C <sub>IN</sub> ) (X · C <sub>IN</sub> )	Τελική Έξοδος ΑΝD (X · C <sub>IN</sub> )	Αρχική Έξοδος NOR	Τελική Έξοδος NOR (C <sub>out</sub> )				
0	0	0	0	0	0	0	1	0			
0	0	1	0	0	0	0	1	0			
0	1	0	0	0	0	0	1	0			
0	1	1	0	0	1	0	1	1			
1	0	0	0	0	0	0	1	0			
1	0	1	0	0	0	1	1	1			
1	1	0	0	1	0	0	1	1			
1	1	1	0	1	1	1	1	1			
x	Y	C <sub>IN</sub>	Αρχική Αντίσταση Εξόδου ΑΝD (όλων)	Τελική Αντίσταση Εξόδου ΑΝD (X · Y)	Τελική Αντίσταση Εξόδου AND (Y · C <sub>IN</sub> )	Τελική Αντίσταση Εξόδου ΑΝD (Χ : Cm)	Αρχική Αντίσταση Εξόδου NOR	Τελική Αντίσταση Εξόδου NOR (C <sub>ουτ</sub> )			
R <sub>OFF</sub>	<b>R</b> <sub>OFF</sub>	<b>R</b> <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>			
<b>R</b> <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>			
<b>R</b> <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>			
<b>R</b> <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>			
<b>R</b> <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>			
<b>R</b> <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>			
R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>			
<b>R</b> <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>			

### 2.12. Πύλη Full Subtractor

Η πύλη Full Subtractor (FS) μπορεί να υλοποιηθεί με παρόμοια λογική με αυτή που χρησιμοποιήσαμε για να υλοποιήσουμε τον Half Subtractor(HS). Η έξοδος D προκύπτει όπως και στον HS με την βοήθεια μία magic XOR πύλης με την διαφορά ότι τώρα έχουμε τρία memristors εισόδου. Η έξοδος C<sub>OUT</sub> προκύπτει από τρείς magic AND πύλες οι οποίες συνδέονται μεταξύ τους με μία magic OR πύλη εικόνα 2.31, με τη διαφορά ότι στις δύο magic AND έχει προστεθεί από μία magic NOT για να επιτύχουμε την επιθυμητή λογική συνάρτηση. Η μία πύλη magic NOT όπως μπορούμε να δούμε μπορεί να παραληφθεί, εφόσον και οι δύο magic NOT υλοποιούν την ίδια συνάρτηση. Στον πίνακα 2.16 και 2.17 βλέπουμε τον πίνακα αληθείας της συνολικής πύλης HA αλλά και των επιμέρους πυλών που την απαρτίζουν.

 $D = X \oplus Y \oplus B_{IN}$ 

$$B_{OUT} = \overline{X} \cdot Y + Y \cdot B_{IN} + \overline{X} \cdot B_{IN}$$

Εικόνα 2.31 Full Subtractor αποτελούμενος από μία magic XOR πύλη (D) και μία σύνθεση αποτελούμενη από δύο magic NOT , τριών magic AND και μίας magic OR (Β<sub>ουτ</sub>).

SUBTRACTOR

Ομοίως με προηγούμενος η πύλη FS μπορεί να απλοποιηθεί εικόνα 2.32.



Εικόνα 2.32 Απλοποιημένος Full Subtractor.

	Πίνακας 2.16 Full Subtractor, έξοδος XOR (D)											
х	Y	B <sub>IN</sub>	Αρχική Έξοδος NOR	Τελική Έξοδος NOR	Αρχική Έξοδος ΑΝD	Τελική Έξοδος AND	Αρχική Έξοδος XOR	Τελική Έξοδος XOR (D)				
0	0	0	1	1	0	0	1	0				
0	0	1	1	0	0	0	1	1				
0	1	0	1	0	0	0	1	1				
0	1	1	1	0	0	0	1	0				
1	0	0	1	0	0	0	1	1				
1	0	1	1	0	0	0	1	0				
1	1	0	1	0	0	0	1	0				
1	1	1	1	0	0	1	1	1				
x	Y	B <sub>IN</sub>	Αρχική Αντίσταση Εξόδου NOR	Τελική Αντίσταση Εξόδου NOR	Αρχική Αντίσταση Εξόδου ΑΝD	Τελική Αντίσταση Εξόδου ΑΝD	Αρχική Αντίσταση Εξόδου ΧΟR	Τελική Αντίσταση Εξόδου XOR (D)				
<b>R</b> <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>				
<b>R</b> <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>				
<b>R</b> <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>				
<b>R</b> <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>				
R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>				
R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>				
R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>				
R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>				

Πίνακας 2.17 Full Subtractor, έξοδος NOR (Β <sub>ουτ</sub> )											
x	Y	B <sub>IN</sub>	Αρχική Έξοδος ΑΝD (όλων)	Αρχική Έξοδος ΝΟΤ (όλων)	Τελική Έξοδος ΝΟΤ (Χ)	Τελική Έξοδος ΑΝD (Χ΄·Υ)	Τελική Έξοδος AND (Υ · C <sub>IN</sub> )	Τελική Έξοδος AND (X̄ · C <sub>IN</sub> )	Αρχική Έξοδος NOR	Τελική Έξοδος NOR (Β <sub>ουτ</sub> )	
0	0	0	0	1	1	0	0	0	1	0	
0	0	1	0	1	1	0	0	1	1	1	
0	1	0	0	1	1	1	0	0	1	1	
0	1	1	0	1	1	1	1	1	1	1	
1	0	0	0	1	0	0	0	0	1	0	
1	0	1	0	1	0	0	0	0	1	0	
1	1	0	0	1	0	0	0	0	1	0	
1	1	1	0	1	0	0	1	0	1	1	
x	Y	B <sub>IN</sub>	Αρχική Αν/ση Εξόδου ΑΝD (όλων)	Αρχική Αν/η Εξόδου ΝΟΤ (όλων)	Τελική Αν/ση Εξόδου ΝΟΤ (X)	Τελική Αν/ση Εξόδου ΑΝD (X̄ · Υ)	Τελική Αν/ση Εξόδου ΑΝD (Υ · Β <sub>IN</sub> )	Τελική Αν/ση Εξόδου AND ( <u>X</u> · B <sub>IN</sub> )	Αρχική Αν/ση Εξόδου NOR	Τελική Αν/ση Εξόδου NOR (Β <sub>ουτ</sub> )	
R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>off</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	
<b>R</b> <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	
<b>R</b> <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	
<b>R</b> <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	
R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	
R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	
R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	
R <sub>ON</sub>	R <sub>ON</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>off</sub>	R <sub>ON</sub>	R <sub>OFF</sub>	R <sub>ON</sub>	R <sub>ON</sub>	

# 3. MEMRISTOR RATIOED LOGIC

### 3.1 MRL ένα υβριδικό μοντέλο

Η κατηγορία MRL (Memristor Ratioed Logic) [29],[30] είναι ένα υβριδικό μοντέλο το οποίο συνδυάζει την υλοποίηση κυκλωμάτων με τη χρήση συμβατικών c-mos κυκλωμάτων μαζί με memristors. Χρησιμοποιώντας το πλεονέκτημα που διαθέτουν τα memristors, να μπορούν να μεταβάλουν την αντίσταση τους σύμφωνα με την πόλωση που εφαρμόζεται πάνω τους, θα δείξουμε παρακάτω πώς είναι δυνατή η κατασκευή των λογικών πυλών OR και AND. Επίσης, για την υλοποίηση των λογικών πυλών NOR και NAND είναι αναγκαία η χρήση ενός αντιστροφέα c-mos, ο οποίος συνδέεται στην έξοδο κάθε πύλης OR ή AND και δημιουργεί τις πύλες NOR και NAND, αντίστοιχα. Η ανάγκη χρήσης του αναστροφέα σε συνδυασμό με τα memristors δικαιολογεί το χαρακτηρισμό του μοντέλου ως υβριδικό εφόσον χρησιμοποιούμε και τις δύο τεχνολογίες (c-mos και memristor).

Η βασική διαφορά αυτής της λογικής από την προηγούμενη είναι ότι το λογικό αποτέλεσμα της συνάρτησης που υλοποιείται είναι η τάση και όχι η αντίσταση. Το πλεονέκτημα αυτής της διαφοράς είναι ότι δεν υπάρχει ανάγκη αρχικοποίησης της τιμής της αντίστασης των memristors. Ο πίνακας 3.1 αναλύει πώς μεταβάλλεται η τιμή της αντίστασης R<sub>MR</sub> του memristor ανάλογα με τη φορά του ρεύματος που το διαρρέει (της πόλωσης του).



Όπως μπορούμε να δούμε από τον πίνακα 3.1 για ορθά πολωμένο memristor η τιμή της αντίστασης του γίνεται η μέγιστη δυνατή, δηλαδή ίση με  $R_{OFF}$ , ενώ για ανάστροφα πολωμένο memristor η τιμή της αντίστασης του γίνεται η ελάχιστη δυνατή που είναι η  $R_{ON}$ .

Έχοντας υπόψη το πώς μεταβάλλεται η κατάσταση της αντίστασης του memristor σύμφωνα με τη φορά του ρεύματος που το διαρρέει, ακολουθεί η ανάλυση των δύο πρώτων πυλών OR και AND.

## 3.2 Πύλη OR

Η πύλη OR μπορεί να κατασκευαστεί εάν τοποθετήσουμε δύο memristors σε ανάστροφη πόλωση, έχοντας ως εισόδους της πύλης, τις εισόδους των memristors και ως έξοδο της, τη βραχυκυκλωμένη έξοδο των δύο memristors, όπως φαίνεται στη διπλανή εικόνα 3.1.

Η πύλη OR που προέκυψε έχει τον ίδιο πίνακα αληθείας β μία πύλη OR c-mos κατασκευασμένη με συμβατική τεχνολογία. Ο διπλανός πίνακας 3.2 επιβεβαιώνεται παρακάτω.

ΕΞΟΔΟΣ<sub>ΟΒ</sub>=ΕΙΣΟΔΟΣ<sub>1</sub>+ΕΙΣΟΔΟΣ<sub>2</sub>

Ακολουθεί ανάλυση της ορθότητας του πίνακα αληθείας για τους τέσσερις δυνατούς συνδυασμούς των δύο εισόδων της πύλης OR.



Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με λογικό «0» τα memristors στη είσοδο τους θεωρούνται γειωμένα, εικόνα 3.2. Έτσι όπως μπορούμε να δούμε στην εικόνα 3.2, το ισοδύναμο κύκλωμα που δημιουργήθηκε δεν διαρρέεται από ρεύμα, οπότε η τιμή της εξόδου θα είναι ίση με μηδέν.



Εικόνα 3.2 Για μηδενική τάση και στις δύο εισόδους της πύλης το ισοδύναμο κύκλωμα είναι δύο παράλληλες αντιστάσεις R<sub>MEMRISTOR</sub> των οποίων ο πρώτος ακροδέκτης (είσοδοι της πύλης) είναι γειωμένος ενώ ο δεύτερος (έξοδος της πύλης) βρίσκεται στον αέρα.

### 3.2.2 Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν

Στην περίπτωση που μία από τις δύο εισόδους λάβει την τιμή λογικό «1» ενώ η άλλη την τιμή λογικό «0» η τιμή της αντίστασης του κάθε memristor θα αλλάξει σύμφωνα με όσα αναφέρονται στον πίνακα 3.1 για τη φορά του ρεύματος. Στο memristor που εφαρμόστηκε στην είσοδο του το λογικό «1», η τιμή της αντίστασης του θα γίνει  $R_{ON}$  ενώ στο memristor που εφαρμόστηκε στην είσοδο του το λογικό «1», η τιμή της αντίστασης του θα γίνει  $R_{OFF}$ . Οπότε, παρατηρούμε ότι το ισοδύναμο κύκλωμα που δημιουργείται είναι ένας διαιρέτης τάσης (εικόνα 3.3) και με τιμή εξόδου ίση με  $V_{CC}$  (δηλαδή λογικό «1»).



Ο υπολογισμός της εξόδου έχει την παραδοχή ότι η αντίσταση  $R_{OFF}$  είναι πολύ μεγαλύτερη από την αντίσταση  $R_{ON}$ . Οπότε, στον παρανομαστή η παράσταση  $R_{ON} + R_{OFF}$  ισούται με  $R_{OFF}$ .



Εικόνα 3.3 Για τη μία από τις δύο εισόδους στο λογικό ένα και την άλλη στο λογικό μηδέν το ισοδύναμο κύκλωμα της πύλης είναι ένας διαιρέτης τάσης. Εφόσον R<sub>OFF</sub>≫R<sub>ON</sub>, η τιμή της εξόδου της πύλης είναι ίση με V<sub>cc</sub> δηλαδή λογικό «1».

$$V_{OUT} = V_{CC} \cdot \frac{R_{OFF}}{R_{ON} + R_{OFF}} \xrightarrow{\mathbb{R}_{OFF} \gg R_{ON}} V_{CC} \cdot \frac{R_{OFF}}{R_{OFF}} = V_{CC}$$

#### 3.2.3 Και οι δύο είσοδοι ίσες με λογικό ένα

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με λογικό «1» τα memristors στη είσοδο τους θεωρούνται συνδεδεμένα σε πηγή τάσης (εικόνα 3.4). Έτσι, όπως μπορούμε να δούμε στην εικόνα 3.4, το ισοδύναμο κύκλωμα που δημιουργήθηκε δεν διαρρέεται από ρεύμα, οπότε η τιμή της εξόδου θα είναι ίση με την τιμή της πηγής τάσης, δηλαδή λογικό «1».



Εικόνα 3.4 Για λογικό «1» και στις δύο εισόδους της πύλης το ισοδύναμο κύκλωμα είναι δύο παράλληλες αντιστάσεις R<sub>MEMRISTOR</sub> των οποίων ο πρώτος ακροδέκτης (είσοδοι της πύλης) είναι συνδεδεμένος με μία πηγή τάσης ενώ ο δεύτερος (έξοδος της πύλης) βρίσκεται στον αέρα.

### 3.3 Πύλη AND

Η πύλη AND μπορεί να κατασκευαστεί εάν τοποθετήσουμε δύο memristors σε ορθή πόλωση, έχοντας ως εισόδους της πύλης, τις εισόδους των memristors και ως έξοδο της, τη βραχυκυκλωμένη έξοδο των δύο memristors, όπως μπορούμε να δούμε και στη διπλανή εικόνα 3.5.

Η πύλη AND που προέκυψε έχει τον ίδιο πίνακα αληθείας ЗU μία πύλη AND c-mos κατασκευασμένη συμβατική Jμ τεχνολογία. 0 διπλανός πίνακας 3.3 επιβεβαιώνεται παρακάτω.

ΕΞΟΔΟΣ<sub>ΑΝD</sub>=ΕΙΣΟΔΟΣ<sub>1</sub>·ΕΙΣΟΔΟΣ<sub>2</sub>

Ακολουθεί ανάλυση της ορθότητας του πίνακα αληθείας για τους τέσσερις δυνατούς συνδυασμούς των δύο εισόδων της πύλης AND.



### 3.3.1 Και οι δύο είσοδοι ίσες με λογικό μηδέν

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με λογικό «0» τα memristors στη είσοδο τους θεωρούνται γειωμένα (πίνακας 3.1). Έτσι, όπως μπορούμε να δούμε στην εικόνα 3.6, το ισοδύναμο κύκλωμα που δημιουργήθηκε δεν διαρρέεται από ρεύμα, οπότε η τιμή της εξόδου θα είναι ίση με λογικό «0».



Εικόνα 3.6 Για μηδενική τάση και στις δύο εισόδους της πύλης το ισοδύναμο κύκλωμα είναι δύο παράλληλες αντιστάσεις R<sub>MEMRISTOR</sub> των οποίων ο πρώτος ακροδέκτης (είσοδοι της πύλης) είναι γειωμένος ενώ ο δεύτερος (έξοδος της πύλης) βρίσκεται στον αέρα.

### 3.3.2 Η μία από τις δύο εισόδους στο λογικό ένα και η άλλη στο λογικό μηδέν

Στην περίπτωση που μία από τις δύο εισόδους λάβει την τιμή λογικό «1» ενώ η άλλη την τιμή λογικό «0», η τιμή της αντίστασης του κάθε memristor θα αλλάξει σύμφωνα με όσα αναφέρονται στον πίνακα 3.1 για τη φορά του ρεύματος. Στο memristor που εφαρμόστηκε στην είσοδο του το λογικό «1», η τιμή της αντίστασης του θα γίνει  $R_{OFF}$  ενώ στο memristor που εφαρμόστηκε στην είσοδο του το λογικό «1», η τιμή της αντίστασης του θα γίνει  $R_{OFF}$  ενώ στο memristor που εφαρμόστηκε στην είσοδο του το λογικό «0», η τιμή της αντίστασης του θα γίνει  $R_{ON}$ . Όπως μπορούμε να δούμε, το ισοδύναμο κύκλωμα που δημιουργείται είναι ένας διαιρέτης τάσης (εικόνα 3.7) και με τιμή εξόδου ίση με μηδέν (δηλαδή λογικό «0»). Ο υπολογισμός της εξόδου έχει την παραδοχή ότι η αντίσταση  $R_{OFF}$  είναι πολύ μεγαλύτερη από την αντίσταση  $R_{ON}$ . Όπότε, στον παρανομαστή η παράσταση  $R_{ON} + R_{OFF}$  ισούται με  $R_{OFF}$ . Και ομοίως, το κλάσμα  $R_{ON}/R_{OFF}$ , επειδή ο αριθμητής είναι κατά πολύ μικρότερος από τον παρανομαστή, το κλάσμα τείνει να γίνει μηδέν.



Εικόνα 3.7 Έξοδος AND πύλης για διαφορετικό ζεύγος εισόδων. Για αντίθετες τάσεις στις δύο εισόδους της πύλης, το ισοδύναμο κύκλωμα είναι ένας διαιρέτης τάσης. Εφόσον R<sub>OFF</sub>≫R<sub>ON</sub>, η τιμή της εξόδου της πύλης είναι ίση με μηδέν δηλαδή λογικό «0».

$$V_{OUT} = V_{CC} \cdot \frac{R_{ON}}{R_{ON} + R_{OFF}} \xrightarrow{R_{OFF} \gg R_{ON}} V_{CC} \cdot \frac{R_{ON}}{R_{OFF}} \approx 0$$

#### 3.3.3 Και οι δύο είσοδοι ίσες με λογικό ένα

Στην περίπτωση που και οι δύο είσοδοι είναι ίσες με λογικό «1» τα memristors στη είσοδο τους θεωρούνται συνδεδεμένα στην πηγή τάσης (εικόνα 3.8). Μπορούμε να δούμε στην εικόνα 3.8 το ισοδύναμο κύκλωμα που δημιουργήθηκε, το οποίο δεν διαρρέεται από ρεύμα, οπότε η τιμή της εξόδου θα είναι ίση με την τιμή της πηγής τάσης, δηλαδή λογικό «1».



Εικόνα 3.8 Για λογικό «1» και στις δύο εισόδους της πύλης το ισοδύναμο κύκλωμα είναι δύο παράλληλες αντιστάσεις R<sub>MEMRISTOR</sub> των οποίων ο πρώτος ακροδέκτης (είσοδοι της πύλης) είναι συνδεδεμένος με μία πηγή τάσης ενώ ο δεύτερος (έξοδος της πύλης) βρίσκεται στον αέρα.

## 3.4 Πύλη NOT

Η πύλη NOT είναι ευρέως γνωστή στα ψηφιακά κυκλώματα. Το σύμβολο της πύλης καθώς επίσης και το κύκλωμα της (c-mos τεχνολογία) δίνονται στην εικόνα 3.9. Το κύκλωμα του λογικού αντιστροφέα αποτελείται από δύο τρανζίστορ, το ένα p-mos και το άλλο n-mos. Οι βάσεις των δύο τρανζίστορ είναι βραχυκυκλωμένες μεταξύ τους και αποτελούν την είσοδο της πύλης ενώ οι πηγές των δύο τρανζίστορ είναι και αυτές βραχυκυκλωμένες μεταξύ τους και αποτελούν την έξοδο της πύλης NOT. Ο ακροδέκτης drain του p-mos είναι συνδεδεμένος στην πηγή τάσης ενώ ο ακροδέκτης drain του n-mos είναι γειωμένος.

Όταν η είσοδος λάβει τη λογική τιμή μηδέν, το p-mos ενεργοποιείται λειτουργώντας σαν ένας κλειστός διακόπτης, αφήνοντας έτσι το ρεύμα της πηγής τάσης να περάσει από μέσα του και να εμφανίσει στην έξοδο του λογικού αντιστροφέα την τιμή της τάσης της πηγής (λογικό ένα). Σε όλη αυτή την διάρκεια το n-mos είναι απενεργοποιημένο, δηλαδή λειτουργεί σαν ανοικτός διακόπτης.

Αντιθέτως, όταν η είσοδος λάβει τη λογική τιμή ένα, ενεργοποιείται το n-mos λειτουργώντας αυτό σαν ένας κλειστός διακόπτης, επιβάλλοντας στην έξοδο της πύλης NOT να πάρει την τιμή του δυναμικού της γής. Με αυτόν τον τρόπο, η έξοδος της πύλης NOT παίρνει τη λογική τιμή μηδέν, ενώ σε όλη αυτή την διάρκεια της μεταβολής της κατάστασης της εξόδου το p -mos είναι απενεργοποιημένο (δηλαδή λειτουργεί σαν ανοικτός διακόπτης).



## $E \equiv O \Delta O \Sigma_{NOT} = \overline{E I \Sigma O \Delta O \Sigma_{NOT}}$

Στον πίνακα 3.4 δίνεται το σύμβολο της πύλης ΝΟΤ μαζί με τον πίνακα αληθείας της.

## 3.5 Πύλη NOR

Πύλες όπως η NOR και η NAND μπορούν να υλοποιηθούν με την χρήση μιας πύλης OR η AND, αντίστοιχα σε συνδυασμό με έναν αντιστροφέα c-mos (πύλη NOT) στην έξοδο τους. Στη διπλανή εικόνα 3.10 βλέπουμε το κύκλωμα της πύλης NOR καθώς επίσης και τον πίνακα αληθείας της (πίνακας 3.5).



### 3.6 Πύλη NAND

Η πύλη NAND, όπως μπορούμε να δούμε στην παρακάτω εικόνα 3.11, υλοποιείται τοποθετώντας έναν απλό αντιστροφέα c-mos (πύλη NOT) στην έξοδο της πύλης AND. Ο πίνακας 3.6 παρουσιάζει τον πίνακα αληθείας της πύλης.


# 3.7 Πύλη XOR

Έχοντας δείξει τις λογικές πύλες NOT, AND, NAND, OR και NOR μπορούμε να σχεδιάσουμε μεγαλύτερες λογικές συναρτήσεις που υλοποιούν τις υπόλοιπες βασικές λογικές πύλες όπως η πύλη XOR (εικόνα 3.12).

# $\mathsf{EEO}\Delta\mathsf{O}\Sigma_{\mathsf{XOR}} = \overline{\mathsf{EI}\Sigma\mathsf{O}\Delta\mathsf{O}\Sigma_1} \cdot \mathsf{EI}\Sigma\mathsf{O}\Delta\mathsf{O}\Sigma_2 + \mathsf{EI}\Sigma\mathsf{O}\Delta\mathsf{O}\Sigma_1 \cdot \overline{\mathsf{EI}\Sigma\mathsf{O}\Delta\mathsf{O}\Sigma_2}$

# =ΕΙΣΟΔΟΣ<sub>1</sub>⊕ΕΙΣΟΔΟΣ<sub>2</sub>



# 3.8 Πύλη XNOR

Ομοίως, με τη βοήθεια των παραπάνω λογικών πυλών, σχεδιάσαμε τη XNOR πύλη, όπως φαίνεται στην εικόνα 3.13, μαζί με τον πίνακα αληθείας της (πίνακας 3.8).



## 3.9 Half Adder & Half Subtractor

Πλέον έχοντας ολοκληρώσει το σχεδιασμό όλων των βασικών πυλών (NOT, AND, NAND, OR, NOR, XOR, XNOR) μπορούμε να προβούμε στη σχεδίαση πιο σύνθετων κυκλωμάτων όπως αυτή του half adder (εικόνα 3.14) και αυτό του half subtractor εικόνα (3.15).





# 3.10 Full Adder



# 3.11 Full Subtractor



# 4. IMPLY

# 4.1 Εισαγωγή στην Imply

Στην IMPLY λογική [31],[32],[33] χρησιμοποιούμε την ικανότητα του memristor ως στοιχείο μνήμης και την δυνατότητα εκτέλεσης υπολογισμών μέσω αυτού. Σε αυτού του είδους τη λογική ο αριθμός των memristors που απαρτίζουν μία λογική συνάρτηση είναι τουλάχιστον δύο. Ακολουθεί ένα παράδειγμα αυτής της λογικής και έπειτα εξηγούμε

λεπτομερώς πως μπορούμε να εφαρμόσουμε την λογική IMPLY ώστε να μπορέσουμε να υλοποιήσουμε βασικές λογικές συναρτήσεις των ψηφιακών συστημάτων.

Η διπλανή εικόνα 4.1.1 παρουσιάζει την ποιο απλή μορφή συνάρτηση σε imply υλοποίηση. Όπως μπορούμε να δούμε έχουμε δύο memristors, ένα ως memristor εισόδου(P) και ένα ως memristor υπολογισμών- εξόδου(Q). Εάν p=0 τότε η έξοδος είναι στο λογικό «1», Vout =1. Εάν P=1, τότε η έξοδος ακολουθεί την τιμή του memristor Q, δηλαδή Vout =Q. Ο πίνακας 4.1.1 παρουσιάζει τον πίνακα αληθείας και την λογική συνάρτηση.

$$E\Xi O\Delta O\Sigma_{P\to O} = \overline{P} + Q.$$

Επομένως, κάθε φορά που υπάρχει μια πύλη imply, μπορεί να αντικατασταθεί από μια πύλη OR με ανεστραμμένη την μία της είσοδο.



# 4.2 Βασικές λογικές πράξεις στη λογική IMPLY

Στον παρακάτω πίνακα 4.2.1 παρουσιάζουμε την αντιστοίχηση των βασικών λογικών συναρτήσεων των ψηφιακών με την υλοποίηση σε imply με σκοπό την ευκολότερη κατανόηση στην ανάλυση που ακολουθεί παρακάτω.

Πίνακας 4.2 Βασικές λογικές	συναρτήσεων σε	ε λογική imply.
ΛΟΓΙΚΗ ΙΜΡLΥ	ΑΠΟΤΕΛΕΣΜΑ	ΛΟΓΙΚΗ ΠΡΑΞΗ
$1 \rightarrow A$		BUFFER
$\mathbf{A}  ightarrow 0$	Ā	NOT
$(\mathbf{A} \rightarrow 0) \rightarrow \mathbf{B}$	A + B	OR
$((\mathbf{A} \rightarrow 0) \rightarrow \mathbf{B}) \rightarrow 0$	$\overline{\mathbf{A} + \mathbf{B}}$	NOR
$(\mathbf{A}  ightarrow (\mathbf{B}  ightarrow 0))  ightarrow 0$	$\mathbf{A} \cdot \mathbf{B}$	AND
$\mathbf{A}  ightarrow (\mathbf{B}  ightarrow 0)$	$\overline{\mathbf{A} \cdot \mathbf{B}}$	NAND
$(\mathbf{A} \rightarrow 0) \rightarrow ((\mathbf{B} \rightarrow \mathbf{A}) \rightarrow 0)$	$\mathbf{A} \oplus \mathbf{B}$	XOR
$\left( (\mathbf{A} \rightarrow 0) \rightarrow \left( (\mathbf{B} \rightarrow \mathbf{A}) \rightarrow 0 \right) \right) \rightarrow 0$	$\overline{\mathbf{A} \oplus \mathbf{B}}$	XNOR
FALSE A	$\mathbf{A} = 0$	-
$\mathbf{A}  ightarrow \mathbf{B}$	$\mathbf{B} = \overline{\mathbf{A}} + \mathbf{B}$	-

# 4.3 Πύλη Buffer

Μία πύλη Buffer μπορεί να σχεδιαστή με την λογική imply εάν χρησιμοποιήσουμε τρία memristors, ένα σαν είσοδο, ένα σαν έξοδο και άλλο ένα ακόμη σαν βοηθητικό, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.3.2. Στον πίνακας 4.3.2 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε έναν λογικό απομονωτή. Σαν στάδια έχουμε ορίσει τα βήματα που απαιτούνται ώστε να λάβουμε την επιθυμητή λογική συνάρτηση. Σε ένα στάδιο μπορεί να έχουμε μία αρχικοποίηση ενός memristor σε λογικό «0» ή την εφαρμογή της λογικής imply μεταξύ δύο memristors.

Πίνακο	ις 4.3 Στάδια υλοτ	roίησης πύλης Buffer.		Πίναι	κας 4.4 Πύλη <b>Β</b> ι	uffer.
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ		Α	$'1'  ightarrow \mathbf{A}$	А
1	FALSE $M_1$	$M_1 \equiv 0$	11	0	0	0
2	FALSE B	$B \equiv 0$		1	1	1
3	$A \rightarrow B$	$\mathbf{B} \equiv \overline{\mathbf{A}} + \mathbf{B} = \overline{\mathbf{A}} + 0 = \overline{\mathbf{A}}$	1			
4	$B \rightarrow M_1$	$M_1 \equiv \overline{B} + M_1 = \overline{A} + 0 = A$				

# 4.4 Πύλη NOT

Μία πύλη NOT μπορεί να σχεδιαστή με την λογική imply εάν χρησιμοποιήσουμε δύο memristors, ένα σαν είσοδο και ένα σαν έξοδο τα οποία θα ακολουθούν την λογική imply του πίνακα 4.4.2. Στον πίνακας 4.4.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε έναν λογικό αντιστροφέα. Σαν στάδια έχουμε ορίσει τα βήματα που απαιτούνται ώστε να λάβουμε την επιθυμητή λογική συνάρτηση. Σε ένα στάδιο μπορεί να έχουμε μία αρχικοποίηση ενός memristor σε λογικό «0» ή την εφαρμογή της λογικής imply μεταξύ δύο memristors.

Πίνακ	Πίνακας 0.1 Στάδια υλοποίησης πύλης ΝΟΤ.			Πίνα	κας 0.2 Πύλη Ι	NOT.
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ		Α	$A \to {}^\prime 0{}^\prime$	Ā
1	FALSE M <sub>1</sub>	$M_1 \equiv 0$		0	1	1
2	$A \rightarrow M_1$	$M_1 \equiv \overline{A} + M_1 = \overline{A} + 0 = \overline{A}$		1	0	0

# 4.5 Πύλη OR

Μία πύλη OR μπορεί να σχεδιαστή με την λογική imply εάν χρησιμοποιήσουμε συνολικά τρία memristors, δύο σαν είσοδοι και ένα σαν έξοδο, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.5.2. Στον πίνακας 4.5.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη OR.

Πίν	Πίνακας 0.3 Στάδια υλοποίησης πύλης OR.				Πí	νακας 0.4	Ι Πύλη ΟR.
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ		A	В	$\mathbf{A} \to ' 0'$	$(\mathbf{A} \to 0') \to \mathbf{B}$ "A+B"
1	FALSE $M_1$	$M_1 \equiv 0$		0	0	1	0
2	$A \rightarrow M_1$	$M_1 \equiv \overline{A} + M_1 = \overline{A} + 0 = \overline{A}$		0	1	1	1
3	$M_1 \rightarrow B$	$B = \overline{M_1} + B - \overline{A} + B - A + B$		1	0	0	1
	1	$\mathbf{D} = \mathbf{M}_1 + \mathbf{D} = \mathbf{A} + \mathbf{D} = \mathbf{A} + \mathbf{D}$		1	1	0	1

### 4.6 Πύλη NOR

Μία πύλη NOR μπορεί να σχεδιαστή με την λογική imply εάν χρησιμοποιήσουμε συνολικά τέσσερα memristors, δύο σαν είσοδοι, ένα σαν έξοδο και ένα ακόμη σαν βοηθητικό, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.6.2. Στον πίνακα 4.6.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη NOR.

	Πίνακας 0.5 Στάδια	α υλοποίησης πύλης NOR.
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ
1	FALSE $M_1$	$M_1 \equiv 0$
2	FALSE M <sub>2</sub>	$M_2 \equiv 0$
3	$A \rightarrow M_1$	$M_1 \equiv \overline{A} + M_1 = \overline{A} + 0 = \overline{A}$
4	$M_1 \rightarrow B$	$\mathbf{B} \equiv \overline{\mathbf{M}_1} + \mathbf{B} = \overline{\overline{\mathbf{A}}} + \mathbf{B} = \mathbf{A} + \mathbf{B}$
5	$B \rightarrow M_2$	$M_2 \equiv \overline{B} + M_2 = \overline{(A+B)} + 0 = \overline{(A+B)}$

	Πίνακας 0.6 Πύλη NOR.						
A	В	$\mathbf{A} \rightarrow ' 0'$	$(\mathbf{A}  ightarrow \mathbf{'0'})  ightarrow \mathbf{B}$	$[(\mathbf{A} \to 0') \to \mathbf{B}] \to 0'$ "((\mathbf{A} + \mathbf{B})"			
0	0	1	0	1			
0	1	1	1	0			
1	0	0	1	0			
1	1	0	1	0			

#### 4.7 Πύλη AND

Μία πύλη AND μπορεί να σχεδιαστεί με τη λογική imply εάν χρησιμοποιήσουμε τέσσερα memristors, δύο σαν είσοδοι, ένα σαν έξοδο και ένα ακόμη σαν βοηθητικό, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.7.2. Στον πίνακα 4.7.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη AND.

Π	Πίνακας 0.7 Στάδια υλοποίησης πύλης AND.						
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ					
1	FALSE $M_1$	$M_1 \equiv 0$					
2	FALSE M <sub>2</sub>	$M_2 \equiv 0$					
2	$B \rightarrow M_1$	$M_1 \equiv \overline{B} + M_1 = \overline{B} + 0 = \overline{B}$					
3	$A \rightarrow M_1$	$M_1 \equiv \overline{A} + M_1 = \overline{A} + \overline{B} = \overline{A \cdot B}$					
5	$M_1 \rightarrow M_2$	$\mathbf{M}_2 \equiv \overline{\mathbf{M}_1} + \mathbf{M}_2 = \left(\overline{\overline{\mathbf{A} \cdot \mathbf{B}}}\right) + 0 = \mathbf{A} \cdot \mathbf{B}$					

	Πίνακας 0.8 Πύλη AND.							
A	В	$B \to {}^\prime 0{}^\prime$	$\mathbf{A} \rightarrow (\mathbf{B} \rightarrow '0')$	$(\mathbf{A} \rightarrow (\mathbf{B} \rightarrow' 0')) \rightarrow' 0'$ " $\mathbf{A} \cdot \mathbf{B}$ "				
0	0	1	1	0				
0	1	0	1	0				
1	0	1	1	0				
1	1	0	0	1				

# 4.8 Πύλη NAND

Μία πύλη NAND μπορεί να σχεδιαστή με την λογική imply εάν χρησιμοποιήσουμε τρία memristors, δύο σαν είσοδοι και ένα σαν έξοδο, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.8.2. Στον πίνακα 4.8.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη NAND.

Πίνακας 0.9 Στάδια υλοποίησης πύλης NAND.							
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ					
1	FALSE M <sub>1</sub>	$M_1 \equiv 0$					
2	$B \rightarrow M_1$	$M_1 \equiv \overline{B} + M_1 = \overline{B} + 0 = \overline{B}$					
3	$A \rightarrow M_1$	$M_1 \equiv \overline{A} + M_1 = \overline{A} + \overline{B} = \overline{A \cdot B}$					

Г	Πίνακας 0.10 Πύλη NAND.						
A	В	$B \to {}^\prime 0^\prime$					
0	0	1	1				
0	1	0	1				
1	0	1	1				
1	1	0	0				

#### 4.9 Πύλη XOR

Μία πύλη XOR μπορεί να σχεδιαστή με την λογική imply εάν χρησιμοποιήσουμε πέντε memristors, δύο σαν είσοδοι, ένα σαν έξοδο και δύο ακόμη σαν βοηθητικά, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.9.2. Στον πίνακα 4.9.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη XOR.

	Πί	νακας 0.1 Στάδια υλοποίησης πύλης XOR.
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ
1	FALSE $M_1$	$M_1 \equiv 0$
2	FALSE M <sub>2</sub>	$M_2 \equiv 0$
3	FALSE $M_3$	$M_3 \equiv 0$
4	$A \rightarrow M_3$	$M_3 \equiv \overline{A} + M_3 = \overline{A} + 0 = \overline{A}$
5	$B \rightarrow M_2$	$M_2 \equiv \overline{B} + M_2 = \overline{B} + 0 = \overline{B}$
6	$M_3 \rightarrow B$	$B \equiv \overline{M_3} + B = \overline{\overline{A}} + B = A + B$
7	$A \rightarrow M_2$	$M_2 \equiv \overline{A} + M_2 = \overline{A} + \overline{B}$
8	$M_2 \rightarrow M_1$	$M_1 \equiv \overline{M_2} + M_1 = \overline{\overline{(A + B)}} + 0 = \overline{\overline{A}} \cdot \overline{\overline{B}} = A \cdot B$
9	$B \to M_1$	$M_1 \equiv \overline{B} + M_1 = \overline{(A + B)} + (A \cdot B) = (\overline{A} \cdot \overline{B}) + (A \cdot B) = \overline{(A \oplus B)}$ $= (A \odot B)$
10	FALSE A	$A \equiv 0$
11	$M_1 \rightarrow A$	$A \equiv \overline{\overline{(A \oplus B)}} + 0 = (A \oplus B)$

	Πίνακας 0.2 Πύλη XOR.						
A	В	$\mathbf{A} \rightarrow \mathbf{B}$	$\mathbf{B} \rightarrow \mathbf{A}$	$(B \rightarrow A) \rightarrow '0'$	$(\mathbf{A} \to \mathbf{B}) \to ((\mathbf{B} \to \mathbf{A}) \to 0')$ " $\mathbf{A} \oplus \mathbf{B}$ "		
0	0	1	1	0	0		
0	1	1	0	1	1		
1	0	0	1	0	1		
1	1	1	1	0	0		

#### 4.10 Πύλη XNOR

Μία πύλη XNOR μπορεί να σχεδιαστεί με την λογική imply εάν χρησιμοποιήσουμε συνολικά πέντε memristors, δύο σαν είσοδοι, ένα σαν έξοδο και δύο ακόμη σαν βοηθητικά, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.10.2. Στον πίνακα 4.10.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη XNOR.

	Πίνακας 0.3 Στάδια υλοποίησης πύλης XNOR.										
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ									
1	FALSE $M_1$	$M_1 \equiv 0$									
2	FALSE M <sub>2</sub>	$M_2 \equiv 0$									
3	FALSE M <sub>3</sub>	$M_3 \equiv 0$									
4	$A \rightarrow M_3$	$M_3 \equiv \overline{A} + M_3 = \overline{A} + 0 = \overline{A}$									
5	$B \rightarrow M_2$	$M_2 \equiv \overline{B} + M_2 = \overline{B} + 0 = \overline{B}$									
6	$M_3 \rightarrow B$	$B \equiv \overline{M_3} + B = \overline{\overline{A}} + B = A + B$									
7	$A \rightarrow M_2$	$M_2 \equiv \overline{A} + M_2 = \overline{A} + \overline{B}$									
8	$M_2 \rightarrow M_1$	$M_1 \equiv \overline{M_2} + M_1 = \overline{\overline{(A + B)}} + 0 = \overline{\overline{A}} \cdot \overline{\overline{B}} = A \cdot B$									
9	$B \rightarrow M_1$	$M_1 \equiv \overline{B} + M_1 = \overline{(A + B)} + (A \cdot B) = (\overline{A} \cdot \overline{B}) + (A \cdot B) = \overline{(A \oplus B)}$ $= (A \odot B)$									

	Πίνακας 0.4 Πύλη XNOR.											
A	В	$\mathbf{A} \to \mathbf{B}$	$\mathbf{B} \to \mathbf{A}$	$(B \rightarrow A) \rightarrow '0'$	$(\mathbf{A} \rightarrow \mathbf{B}) \rightarrow$ $((\mathbf{B} \rightarrow \mathbf{A}) \rightarrow '0')$	$ ((\mathbf{A} \to \mathbf{B}) \to ((\mathbf{B} \to \mathbf{A}) \to 0')) \to 0' 0' $ "\mathbf{A} \cdots \mathbf{B}"						
0	0	1	1	0	0	1						
0	1	1	0	1	1	0						
1	0	0	1	0	1	0						
1	1	1	1	0	0	1						

### 4.11 Πύλη Half Adder

Μία πύλη Half adder μπορεί να σχεδιαστεί με την λογική imply εάν χρησιμοποιήσουμε συνολικά πέντε memristors, δύο σαν είσοδοι, δύο σαν έξοδοι και ένα ακόμη σαν βοηθητικό, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.11.2. Στον πίνακα 4.11.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη Half adder.

	Πίνακας 0.5 Στάδια υλοποίησης πύλης Half Adder.										
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ									
1	FALSE $M_1$	$M_1 \equiv 0$									
2	FALSE M <sub>2</sub>	$M_2 \equiv 0$									
3	FALSE M <sub>3</sub>	$M_3 \equiv 0$									
4	$A \rightarrow M_3$	$M_3 \equiv \overline{A} + M_3 = \overline{A} + 0 = \overline{A}$									
5	$B \rightarrow M_2$	$M_2 \equiv \overline{B} + M_2 = \overline{B} + 0 = \overline{B}$									
6	$M_3 \rightarrow B$	$B \equiv \overline{M_3} + B = \overline{\overline{A}} + B = A + B$									
7	$A \rightarrow M_2$	$M_2 \equiv \overline{A} + M_2 = \overline{A} + \overline{B}$									
8	$M_2 \rightarrow M_1$	$M_1 \equiv \overline{M_2} + M_1 = \overline{(\overline{A} + \overline{B})} + 0 = \overline{\overline{A}} \cdot \overline{\overline{B}} = A \cdot B$									
9	$B \rightarrow M_1$	$M_1 \equiv \overline{B} + M_1 = \overline{(A + B)} + (A \cdot B) = (\overline{A} \cdot \overline{B}) + (A \cdot B) = \overline{(A \oplus B)}$ $= (A \odot B)$									
10	FALSE A	$A \equiv 0$									
11	$M_1 \to A$	$A \equiv \overline{\overline{(A \oplus B)}} + 0 = (A \oplus B)$									

	Πίνακας 0.6 Πύλη Half Adder.										
A	В	A → '0'	$B \rightarrow '0'$	$K_1 \colon (A \to {'0}') \to B$	$\mathrm{B} \to (\mathrm{A} \to '0')$	$"A \cdot B"$ $K_2: [B \rightarrow (A \rightarrow '0')] \rightarrow '0'$	$\mathrm{K}_1 \to \mathrm{K}_2$	$\label{eq:alpha} \begin{tabular}{l} "A \oplus B": \\ (K_1 \to K_2) \to '0' \end{tabular}$			
0	0	1	1	0	1	0	1	0			
0	1	1	1	0	1	0	1	0			
1	0	1	0	1	1	0	0	1			
1	1	1	0	1	1	0	0	1			

#### 4.12 Πύλη Half Subtractor

Μία πύλη Half subtractor μπορεί να σχεδιαστεί με τον ίδιο ακριβώς τρόπο που δείξαμε για τον half adder, με τη μόνη διαφορά ότι τα στάδια υλοποιούν διαφορετική λογική συνάρτηση. Ο σχεδιασμός του Half subtractor με τη λογική imply υλοποιείται με τη χρήση πέντε memristors, δύο σαν είσοδοι, δύο σαν έξοδοι και ένα ακόμη σαν βοηθητικό, τα οποία θα ακολουθούν την λογική imply του πίνακα 4.12.2. Στον πίνακα 4.12.1 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη Half subtractor.

	Πίνακας 0.1 Στα	άδια υλοποίησης πύλης Half Subtractor.
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ
1	FALSE $M_1$	$M_1 \equiv 0$
2	FALSE M <sub>2</sub>	$M_2 \equiv 0$
3	FALSE M <sub>3</sub>	$M_3 \equiv 0$
4	$A \rightarrow M_1$	$M_1 \equiv \overline{A} + M_1 = \overline{A} + 0 = \overline{A}$
5	$B \rightarrow M_2$	$M_2 \equiv \overline{B} + M_2 = \overline{B} + 0 = \overline{B}$
6	$B \rightarrow M_3$	$M_3 \equiv \overline{B} + M_3 = \overline{B} + 0 = \overline{B}$
7	$M_1 \rightarrow M_2$	$M_2 \equiv \overline{M_1} + M_2 = \overline{\overline{A}} + \overline{B} = A + \overline{B}$
8	$M_3 \rightarrow M_1$	$M_1 \equiv \overline{M_3} + M_1 = \overline{\overline{B}} + \overline{A} = B + \overline{A}$
9	FALSE M <sub>3</sub>	$M_3 \equiv 0$
10	$M_2 \rightarrow M_3$	$M_3 \equiv \overline{M_2} + M_3 = \overline{(A + \overline{B})} + 0 = \overline{A} \cdot B$
11	$M_1 \rightarrow M_3$	$M_3 \equiv \overline{M_1} + M_3 = \overline{B + \overline{A}} + \overline{A} \cdot B = \overline{B} \cdot A + \overline{A} \cdot B = A \oplus B$

	Πίνακας 0.2 Πύλη Half Subtractor.										
A	в	$\mathrm{A} \to \mathrm{B}$	$\mathrm{B} \to \mathrm{A}$	$(B \rightarrow A) \rightarrow' 0'$ " $\overline{A} \cdot B$ "	$(A \rightarrow B) \rightarrow [(B \rightarrow A) \rightarrow' 0']$ "A $\oplus$ B"						
0	0	1	1	0	0						
0	1	1	0	1	1						
1	0	0	1	0	1						
1	1	1	1	0	0						

#### 4.13 Full Adder & Full Subtractor

Μία πύλη full adder και μία πύλη full subtractor μπορεί να σχεδιαστεί με την λογική imply, με την χρήση 6 memristors για την κάθε πύλη, τριών σαν είσοδοι, δύο σαν έξοδοι και ένα ακόμη σαν βοηθητικό. Στον πίνακα 4.13.1 βλέπουμε πώς μπορούμε να σχεδιάσουμε μία πύλη full adder με την λογική imply, ενώ στον πίνακα 4.13.2 βλέπουμε πώς μπορούμε να σχεδιάσουμε μία πύλη full subtractor με την ίδια λογική. Στον πίνακα 4.13.3 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για να μπορέσουμε να έχουμε μια λογική πύλη Half adder ενώ στον πίνακας 4.13.4 βλέπουμε τα στάδια που πρέπει να ακολουθήσουμε για λογική πύλη Half subtractor.

	Πίνακας 0.3 Πύλη Full Adder.															
A	в	С	$A \rightarrow '0'$	$B \rightarrow '0'$	$K_1 \colon (A \to {'0'}) \to B$	$\mathrm{B} \to (\mathrm{A} \to '0')$	$K_2: [B \to (A \to '0')] \to '0'$	$\mathrm{K}_1 \to \mathrm{K}_2$	$\mathrm{K}_3 {:} (\mathrm{K}_1 \to \mathrm{K}_2) \to '0'$	C →′ 0′	$K_5{:}(C \to' 0') \to K_3$	$\mathrm{K}_4{:}\mathrm{C}\to(\mathrm{K}_1\to\mathrm{K}_2)$	$\mathrm{K}_4 \to '0'$	$K_5 \to (K_4 \to '0')$	$A \oplus B \oplus C:$ $(K_5 \to K_4) \to '0'$	$\begin{array}{l} A \cdot B + B \cdot C + A \cdot C \text{:} \\ \\ K_4 \rightarrow K_2 \end{array}$
0	0	0	1	1	0	1	0	1	0	1	0	1	0	1	0	0
0	0	1	1	1	0	1	0	1	0	0	1	1	0	0	1	0
0	1	0	1	0	1	1	0	0	1	1	1	1	0	0	1	0
0	1	1	1	0	1	1	0	0	1	0	1	0	1	1	0	1
1	0	0	0	1	1	1	0	0	1	1	1	1	0	0	1	0
1	0	1	0	1	1	1	0	0	1	0	1	0	1	1	0	1
1	1	0	0	0	1	0	1	1	0	1	0	1	0	1	0	1
1	1	1	0	0	1	0	1	1	0	0	1	1	0	0	1	1

	Πίνακας 0.4 Πύλη Full Subtractor.																	
A	в	с	$\mathbf{A} \to \mathbf{B}$	$\mathrm{K}_3\colon\mathrm{B}\to\mathrm{A}$	$(B \to A) \to' 0'$ " $\overline{A} \cdot B$ "	$(A \to B) \to [(B \to A) \to' 0']$ $\kappa_{-} \cdot \cdot a \oplus R''$	B → '0'	$C \rightarrow (B \rightarrow' 0')$ $K_1: "\overline{C} + \overline{B}"$	$\mathbf{C} \to \mathbf{A}$	$\mathrm{K}_2 {:} (\mathrm{C} \to \mathrm{A}) \to '0'$	$\mathrm{K}_4{:}\mathrm{K}_1\to\mathrm{K}_2$	$K_3 \rightarrow K_4$ "Bour"	C → '0'	$\mathrm{K}_7 {:} \mathrm{K}_5 \to (\mathrm{C} \to '0')$	$\mathrm{K}_6 {:} \mathrm{C} \to \mathrm{K}_5$	$\mathrm{K}_{\mathrm{B}};\mathrm{K}_{7}\rightarrow '0'$	$\mathrm{K}_9{:}\mathrm{K}_6\to\mathrm{K}_8$	K <sub>9</sub> →′ 0′ "A⊕B⊕C"
0	0	0	1	1	0	0	1	1	1	0	0	0	1	1	0	0	1	0
0	0	1	1	1	0	0	1	1	0	1	1	1	0	1	1	0	0	1
0	1	0	1	0	1	1	0	1	1	0	0	1	1	1	1	0	0	1
0	1	1	1	0	1	1	0	0	0	1	1	1	0	0	1	1	1	0
1	0	0	0	1	0	1	1	1	1	0	0	0	1	1	1	0	0	1
1	0	1	0	1	0	1	1	1	1	0	0	0	0	0	1	1	1	0
1	1	0	1	1	0	0	0	1	1	0	0	0	1	1	0	0	1	0
1	1	1	1	1	0	0	0	0	1	0	1	1	0	1	1	0	0	1

Πίνακας 0.5 Στάδια υλοποίησης πύλης Full Adder.										
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ								
1	FALSE $M_1$	$M_1 \equiv 0$								
2	FALSE $M_2$	$M_2 \equiv 0$								
3	FALSE M <sub>3</sub>	$M_3 \equiv 0$								
4	$A \rightarrow M_3$	$\mathbf{M}_3 \equiv \mathbf{A} + \mathbf{M}_3 = \mathbf{A} + 0 = \mathbf{A}$								
5	$B \rightarrow M_2$	$\mathbf{M}_2 \equiv \mathbf{B} + \mathbf{M}_2 = \mathbf{B} + 0 = \mathbf{B}$								
6	$M_3 \rightarrow B$	$\mathbf{B} \equiv \overline{\mathbf{M}_3} + \mathbf{B} = \overline{\mathbf{A}} + \mathbf{B} = \mathbf{A} + \mathbf{B}$								
7	$A \rightarrow M_2$	$\mathbf{M_2} \equiv \overline{\mathbf{A}} + \mathbf{M}_2 = \overline{\mathbf{A}} + \overline{\mathbf{B}}$								
8	$\mathrm{M_2} \to \mathrm{M_1}$	$\mathbf{M_1} \equiv \overline{\mathbf{M_2}} + \mathbf{M_1} = \overline{(\overline{\mathbf{A}} + \overline{\mathbf{B}})} + 0 = \overline{\overline{\mathbf{A}}} \cdot \overline{\overline{\mathbf{B}}} = \mathbf{A} \cdot \mathbf{B}$								
9	$B \rightarrow M_1$	$\mathbf{M_1} \equiv \overline{\mathbf{B}} + \mathbf{M_1} = \overline{(\mathbf{A} + \mathbf{B})} + (\mathbf{A} \cdot \mathbf{B}) = (\overline{\mathbf{A}} \cdot \overline{\mathbf{B}}) + (\mathbf{A} \cdot \mathbf{B}) = \overline{(\mathbf{A} \oplus \mathbf{B})}$ $= (\mathbf{A} \odot \mathbf{B})$								
10	FALSE A	$A \equiv 0$								
11	$M_1 \to A$	$\mathbf{A} \equiv \overline{\mathbf{M}_1} + \mathbf{A} = \overline{\overline{(\mathbf{A} \oplus \mathbf{B})}} + 0 = (\mathbf{A} \oplus \mathbf{B})$								
12	FALSE B	$B \equiv 0$								
13	FALSE $M_3$	$M_3 \equiv 0$								
14	$C \rightarrow M_3$	$\mathbf{M}_3 \equiv \overline{\mathbf{C}} + \mathbf{M}_3 = \overline{\mathbf{C}} + 0 = \overline{\mathbf{C}}$								
15	$M_3 \to A$	$\mathbf{A} \equiv \overline{\mathbf{M}_3} + \mathbf{A} = \overline{\overline{\mathbf{C}}} + (\mathbf{A} \oplus \mathbf{B}) = \mathbf{C} + (\mathbf{A} \oplus \mathbf{B})$								
16	$C \rightarrow M_1$	$\mathbf{M_1} \equiv \overline{\mathbf{C}} + \mathbf{M_1} = \overline{\mathbf{C}} + \overline{(\mathbf{A} \oplus \mathbf{B})}$								
17	$M_1 \rightarrow B$	$\mathbf{B} \equiv \overline{\mathbf{M}_{1}} + \mathbf{B} = \overline{\left(\overline{\mathbf{C}} + \overline{(\mathbf{A} \oplus \mathbf{B})}\right)} + 0 = \overline{\overline{\mathbf{C}}} \cdot \overline{\overline{(\mathbf{A} \oplus \mathbf{B})}} = \mathbf{C} \cdot (\mathbf{A} \oplus \mathbf{B})$								
18	$A \rightarrow B$	$\mathbf{B} = \overline{\mathbf{A}} + \mathbf{B} = \overline{\left(\mathbf{C} + (\mathbf{A} \oplus \mathbf{B})\right) + \left(\mathbf{C} \cdot (\mathbf{A} \oplus \mathbf{B})\right)}$ $= \left(\overline{\mathbf{C}} \cdot \overline{(\mathbf{A} \oplus \mathbf{B})}\right) + \left(\mathbf{C} \cdot (\mathbf{A} \oplus \mathbf{B})\right)$ $= \overline{\left[\mathbf{C} \oplus (\mathbf{A} \oplus \mathbf{B})\right]} = \mathbf{C} \odot (\mathbf{A} \oplus \mathbf{B})$								
19	FALSE M <sub>3</sub>	$M_3 \equiv 0$								
20	$\mathrm{B} \to \mathrm{M}_3$	$\mathbf{M}_3 \equiv \overline{\mathbf{B}} + \mathbf{M}_3 = \overline{\mathbf{C} \odot (\mathbf{A} \oplus \mathbf{B})} + 0 = \overline{\overline{[\mathbf{C} \oplus (\mathbf{A} \oplus \mathbf{B})]}} = \mathbf{C} \oplus \mathbf{A} \oplus \mathbf{B}$								
21	FALSE C	$C \equiv 0$								
22	$M_2 \rightarrow C$	$\mathbf{C} \equiv \overline{\mathbf{M}_2} + \mathbf{C} = \overline{(\overline{\mathbf{A}} + \overline{\mathbf{B}})} + 0 = \overline{\overline{\mathbf{A}}} \cdot \overline{\overline{\mathbf{B}}} = \mathbf{A} \cdot \mathbf{B}$								
23	$M_1 \rightarrow C$	$\mathbf{C} \equiv \overline{\mathbf{M}_{1}} + \mathbf{C} = \overline{\left(\overline{\mathbf{C}} + \overline{(\mathbf{A} \oplus \mathbf{B})}\right)} + \mathbf{A} \cdot \mathbf{B} = \overline{\overline{\mathbf{C}}} \cdot \overline{\overline{(\mathbf{A} \oplus \mathbf{B})}} + (\mathbf{A} \cdot \mathbf{B})$ $= \mathbf{C} \cdot (\mathbf{A} \oplus \mathbf{B}) + (\mathbf{A} \cdot \mathbf{B}) = \mathbf{C} \cdot (\overline{\mathbf{A}} \cdot \mathbf{B} + \mathbf{A} \cdot \overline{\mathbf{B}}) + \mathbf{A} \cdot \mathbf{B} =$ $\mathbf{A} \cdot \mathbf{B} + \overline{\mathbf{A}} \cdot \mathbf{B} \cdot \mathbf{C} + \mathbf{A} \cdot \overline{\mathbf{B}} \cdot \mathbf{C} = \mathbf{A} \cdot (\mathbf{B} + \overline{\mathbf{B}} \cdot \mathbf{C}) + \mathbf{B} \cdot (\mathbf{A} + \overline{\mathbf{A}} \cdot \mathbf{C})$ $= \mathbf{A} \cdot (\mathbf{B} + \mathbf{C}) + \mathbf{B} \cdot (\mathbf{A} + \mathbf{C}) = \mathbf{A} \cdot \mathbf{B} + \mathbf{A} \cdot \mathbf{C} + \mathbf{A} \cdot \mathbf{B} + \mathbf{B} \cdot \mathbf{C}$ $= \mathbf{A} \cdot \mathbf{B} + \mathbf{A} \cdot \mathbf{C} + \mathbf{B} \cdot \mathbf{C}$								

	Πίνακας 0.6 Στ	άδια υλοποίησης πύλης Full Subtractor.
ΣΤΑΔΙΟ	ΛΟΓΙΚΗ ΠΡΑΞΗ	ΑΠΟΤΕΛΕΣΜΑ
1	FALSE M <sub>1</sub>	$M_1 \equiv 0$
2	FALSE M <sub>2</sub>	$M_2 \equiv 0$
3	FALSE M <sub>3</sub>	$M_3 \equiv 0$
4	$A \to M_1$	$M_1 \equiv \overline{A} + M_1 = \overline{A} + 0 = \overline{A}$
5	$B \rightarrow M_2$	$M_2 \equiv \overline{B} + M_2 = \overline{B} + 0 = \overline{B}$
6	$B \rightarrow M_3$	$M_3 \equiv \overline{B} + M_3 = \overline{B} + 0 = \overline{B}$
7	$M_1 \rightarrow M_2$	$M_2 \equiv \overline{M_1} + M_2 = \overline{\overline{A}} + \overline{B} = A + \overline{B}$
8	$M_3 \rightarrow M_1$	$M_1 \equiv \overline{M_3} + M_1 = \overline{\overline{B}} + \overline{A} = B + \overline{A}$
9	FALSE M <sub>3</sub>	$M_3 \equiv 0$
10	$M_2 \rightarrow M_3$	$M_3 \equiv \overline{M_2} + M_3 = \overline{(A + \overline{B})} + 0 = \overline{A} \cdot B$
11	$M_1 \rightarrow M_3$	$M_3 \equiv \overline{M_1} + M_3 = \overline{B + \overline{A}} + \overline{A} \cdot B = \overline{B} \cdot A + \overline{A} \cdot B = A \oplus B$
12	FALSE M <sub>1</sub>	$M_1 \equiv 0$
13	$B \rightarrow M_1$	$M_1 \equiv \overline{B} + M_1 = \overline{B} + 0 = \overline{B}$
14	$C \rightarrow M_1$	$M_1 \equiv \overline{C} + M_1 = \overline{C} + \overline{B}$
15	$C \rightarrow A$	$A \equiv \overline{C} + A$
16	FALSE B	$B \equiv 0$
17	$A \rightarrow B$	$\mathbf{B} \equiv \overline{\mathbf{A}} + \mathbf{B} = \overline{\overline{\mathbf{C}} + \mathbf{A}} + 0 = \mathbf{C} \cdot \overline{\mathbf{A}}$
18	$M_1 \rightarrow B$	$\mathbf{B} \equiv \overline{\mathbf{M}_1} + \mathbf{B} = \overline{\overline{\mathbf{C}} + \overline{\mathbf{B}}} + \mathbf{C} \cdot \overline{\mathbf{A}} = \mathbf{C} \cdot \mathbf{B} + \mathbf{C} \cdot \overline{\mathbf{A}}$
19	$M_2 \rightarrow B$	$B \equiv \overline{M_2} + B = \overline{A + \overline{B}} + C \cdot B + C \cdot \overline{A} = B \cdot \overline{A} + C \cdot B + C \cdot \overline{A}$
20	FALSE $M_1$	$M_1 \equiv 0$
21	FALSE M <sub>2</sub>	$M_2 \equiv 0$
22	FALSE A	$A \equiv 0$
23	$C \rightarrow M_1$	$M_1 \equiv C + M_1 = C + 0 = C$
24	$C \rightarrow M_2$	$\mathbf{M}_2 \equiv \overline{\mathbf{C}} + \mathbf{M}_2 = \overline{\mathbf{C}} + 0 = \overline{\mathbf{C}}$
25	$M_3 \rightarrow M_1$	$M_1 \equiv \overline{M_3} + M_1 = \overline{A \oplus B} + \overline{C}$
26	$M_2 \rightarrow M_3$	$M_3 \equiv \overline{M_2} + M_3 = \overline{\overline{C}} + A \oplus B = C + A \oplus B$
27	$M_1 \rightarrow A$	$A \equiv \overline{M_1} + A = \overline{\left(\overline{A \oplus B} + \overline{C}\right)} + 0 = C \cdot (A \oplus B)$
28	$M_3 \to A$	$A \equiv \overline{M_3} + A = \overline{(C + A \oplus B)} + C \cdot (A \oplus B) = C \odot (A \oplus B)$
29	FALSE C	$C \equiv 0$
30	$A \rightarrow C$	$C \equiv \overline{A} + C = \overline{C \odot (A \oplus B)} + 0 = C \oplus A \oplus B$

# 5. ΕΝΙΣΧΥΤΕΣ

# 5.1. Ενισχυτές με χρήση memristor

Ο τελεστικός ενισχυτής είναι ένας διαφορικός ενισχυτής, ο οποίος έχει μεγάλο κέρδος τάσης με ταυτόχρονα μεγάλη αντίσταση εισόδου και μικρή αντίσταση εξόδου. Η ανάγκη για πιο ευέλικτους και προγραμματίσιμους ενισχυτές, καθώς επίσης και η ύπαρξη του memristor ως ένα από τα θεμελιώδη ηλεκτρικά στοιχεία, άνοιξε το δρόμο για την υλοποίηση ενισχυτών με στοιχεία memristor αντί για τις συμβατικές αντιστάσεις που χρησιμοποιούνται μέχρι και σήμερα. Παρακάτω παραθέτουμε τις βασικές σχεδιάσεις τελεστικών ενισχυτών, στις οποίες έχουν αντικατασταθεί ορισμένα στοιχεία με memristors. Ένας ενισχυτής στον οποίο έχει αντικατασταθεί ένα ή περισσότερα στοιχεία με memristors παρουσιάζει μεταβλητό κέρδος και εύρος ζώνης λόγω της μεταβλητής-διαμορφώσιμης αντίστασης του στοιχείου memristor που έχει προστεθεί στο κύκλωμα [34]. Τα Memristors μπορούν να χρησιμοποιηθούν ως μεταβλητές αντιστάσεις όπου η αντίσταση τους αρχικοποιείται με μια συγκεκριμένη διαδικασία, διαφορετική από την τυπική λειτουργία του κυκλώματος [35]. Κατά τη λειτουργία του κανονικού κυκλώματος, το memristor συμπεριφέρεται ως απλή αντίσταση.

#### 5.1.1. Αναστρέφων ενισχυτής με memristors

Ο αναστρέφων ενισχυτής (inverting amplifier) είναι ένας τελεστικός ενισχυτής στον οποίον η μη αναστρέφουσα είσοδος του βρίσκεται γειωμένη και ο κλάδος ανατροφοδότησης συνδέεται στην αναστρέφουσα είσοδο του τελεστικού. Στο παρακάτω κύκλωμα έχουν αντικατασταθεί όλες οι αντιστάσεις με memristors. Η έξοδος του ενισχυτή (το κέρδος του ενισχυτή) δίνεται όπως και σε έναν απλό αναστρέφοντα ενισχυτή από την παρακάτω σχέση με τη διαφορά ότι αντί για τις τιμές των αντιστάσεων έχουμε τις τιμές των memristors (πίνακας 5.1)[36].



Εικόνα 5.1 Αναστρέφων ενισχυτής με memristors.

#### 5.1.1.1. Αναστρέφων ενισχυτής με memristor στον βρόχο ανάδρασης

Στο παρακάτω κύκλωμα γίνεται χρήση του απλού αναστρέφοντος ενισχυτή με τη διαφορά ότι γίνεται χρήση ενός memristor, το οποίο έχει αντικαταστήσει την αντίσταση στο βρόχο ανάδρασης του τελεστικού. Το κέρδος του ενισχυτή δίνεται ως εξής:



Εικόνα 5.2 Αναστρέφων ενισχυτής με memristor στο βρόχο ανάδρασης.

#### 5.1.1.2. Αναστρέφων ενισχυτής με memristor στην αναστρέφουσα είσοδο

Στο παρακάτω κύκλωμα γίνεται χρήση του απλού αναστρέφοντος ενισχυτή με τη διαφορά ότι γίνεται χρήση ενός memristor, το οποίο αυτή τη φορά έχει αντικαταστήσει την αντίσταση στην αναστρέφουσα είσοδο του τελεστικού. Το κέρδος του ενισχυτή δίνεται ως εξής:





#### 5.1.2. Μη αναστρέφων ενισχυτής με memristors

Ο μη αναστρέφων ενισχυτής (nonverting amplifier) είναι ένας τελεστικός ενισχυτής του οποίου η τάση εισόδου εφαρμόζεται απευθείας στη μη αναστρέφουσα είσοδο και η αντίσταση του κλάδου της αναστρέφουσας εισόδου του τελεστικού συνδέεται ανάμεσα στη γη και στην αναστρέφουσα είσοδο του. Το παρακάτω κύκλωμα διαφέρει μόνο ως προς το γεγονός ότι, όπως και πριν, έχουμε αντικαταστήσει τις αντιστάσεις με memristors. Το κέρδος του μη αναστρέφοντος ενισχυτή με memristors δίνεται ως εξής:

$$A_{\nu} = \frac{V_{OUT}}{V_{IN}} = 1 + \frac{M_2}{M_1}$$



Εικόνα 5.4 Μη αναστρέφων ενισχυτής με memristors.

#### 5.1.2.1. Μη αναστρέφων ενισχυτής με memristor στο βρόχο ανάδρασης

Στο παρακάτω κύκλωμα γίνεται χρήση του απλού μη αναστρέφοντος ενισχυτή με τη διαφορά ότι γίνεται χρήση ενός memristor, το οποίο έχει αντικαταστήσει την αντίσταση στο βρόχο ανάδρασης του τελεστικού. Το κέρδος του ενισχυτή δίνεται ως εξής:



Εικόνα 5.5 Μη αναστρέφων ενισχυτής με memristors στο βρόχο ανάδρασης.

#### 5.1.2.2. Μη αναστρέφων ενισχυτής με memristor στην αναστρέφουσα είσοδο

Στο παρακάτω κύκλωμα γίνεται χρήση του απλού μη αναστρέφοντος ενισχυτή με τη διαφορά ότι γίνεται χρήση ενός memristor, το οποίο αυτή τη φορά έχει αντικαταστήσει την αντίσταση στην αναστρέφουσα είσοδο του τελεστικού. Το κέρδος του ενισχυτή δίνεται ως εξής:  $A_{\nu} = \frac{V_{OUT}}{V_{IN}} = 1 + \frac{R}{M_1}$ 



Εικόνα 5.6 Μη αναστρέφων ενισχυτής με memristors στην αναστρέφουσα είσοδο του τελεστικού.

#### 5.2. Προγραμματισμός memristor υψηλής ακρίβειας

Μετά την ανακάλυψη του memristor ως ένα από τα θεμελιώδη ηλεκτρικά στοιχεία από τον Chua [37],[38], το memristor έχει προσελκύσει σημαντικό ερευνητικό ενδιαφέρον. Οι μη συμβατικές ιδιότητές του, η μη πτητική μνήμη που εξαρτάται από το ιστορικό της τάσης και η μη γραμμική συμπεριφορά, ανοίγουν τον δρόμο στην ανάπτυξη νέων αρχιτεκτονικών κυκλωμάτων.

Η ανάγκη για υλοποιήσεις κυκλωμάτων με memristive στοιχεία, δημιούργησε μία νέα ανάγκη, αυτή της δυνατότητας αρχικοποίησης της τιμής του memristor σε μία αρχική τιμή, ή την μεταβολή της κατά το επιθυμητό σε οποιαδήποτε χρονική στιγμή. Σε αυτή την περίπτωση, ο προγραμματισμός ενός memristor [39],[40] με μεγάλη ακρίβεια κρίνεται απαραίτητος.

Στη συνέχεια αναφέρουμε τη λειτουργία ενός προγραμματιστικού αναλογικού κυκλώματος [41] για την ακριβή ρύθμιση της τιμής της αντίστασης ενός memristor [42],[43]. Το κύκλωμα εκμεταλλεύεται τη δυνατότητα διαμόρφωσης της αντίστασης του memristor με την εφαρμογή σε αυτό σταθερής DC πόλωσης, ενώ η επαλήθευση της μνημοαντίστασης γίνεται με μετρήσεις σε πραγματικό χρόνο χρησιμοποιώντας ένα AC σήμα. Η δυνατότητα του memristor να μπορεί να αλλάζει την τιμή της αντίστασης του, το κάνει να λειτουργεί ως ένα αναλογικό ποτενσιόμετρο, με την αντίστασή του να ανταποκρίνεται σε μια αναλογική τάση εισόδου. Αυτή η εφαρμογή δοκιμάστηκε με το HP μοντέλο αποκαλύπτοντας μια ακρίβεια μικρότερη από 0,4% (8 bit ακρίβεια). Έχουν προταθεί πολλά κυκλώματα για αυτή την λειτουργία, τα οποία μπορούν να κατηγοριοποιηθούν σε δύο κατηγορίες.

- Η πρώτη κατηγορία αποτελείται από τα κυκλώματα που χρησιμοποιούν παλμούς τάσης σε διάφορα πλάτη και συχνότητες είτε για να ορίσουν (να γράψουν την τιμή) είτε για να ελέγξουν («διαβάσουν» την τιμή) είτε να αρχικοποιήσουν το memristor σε μία ενδιάμεση τιμή μεταξύ των R<sub>ON</sub> και R<sub>OFF</sub> [44],[45]. Οι τιμές αυτές όπως έχει ήδη αναφερθεί σε αυτήν την εργασία είναι η R<sub>ON</sub> η οποία είναι η ελάχιστη δυνατή τιμή και η R<sub>OFF</sub> η μέγιστη δυνατή. Το μειονέκτημα σε αυτή την κατηγορία είναι η ανάγκη χρήσης εξωτερικού συστήματος για τον υπολογισμό του χρονισμού των παλμών.
- Η δεύτερη κατηγορία αποτελείται από τα κυκλώματα που χρησιμοποιούν μία ή περισσότερες γραμμικές αντιστάσεις, οι οποίες χρησιμοποιούνται σαν αντιστάσεις «αναφοράς» για την τιμή που πρόκειται να λάβει το memristor [46],[47]. Το μειονέκτημα σε αυτήν την κατηγορία είναι η ανάγκη ύπαρξης πολλών αντιστάσεων αναφοράς για τον προγραμματισμό του memristor. Δηλαδή θα πρέπει να υπάρχει μία αντίσταση για κάθε διακριτή τιμή που θα παίρνει το memristor.

Παρακάτω παρατίθεται μια υλοποίηση προγραμματισμού ενός memristor, η οποία δεν παρουσιάζει τα μειονεκτήματα των δύο προαναφερθεισών κατηγοριών. Βασικό πλεονέκτημα της παρακάτω υλοποίησης είναι ότι δίνει μία γραμμική σχέση μεταξύ της αναλογικής τάσης εισόδου με την τελική τιμή αντίστασης που παίρνει το memristor μετά τον προγραμματισμό του.

#### 5.2.1. Λειτουργία του κυκλώματος

Το κύκλωμα που μπορούμε να δούμε στην εικόνα 5.7 αποτελείται από τον τελεστικό ενισχυτή OP1 ο οποίος είναι συνδεδεμένος ως αναστρέφων ενισχυτής τάσης με συνδεδεμένο το memristor στον βρόχο αρνητικής ανατροφοδότησης. Όταν ο OP1 καταναλώνει ρεύμα, η μνημοαντίσταση αυξάνεται, ενώ σε αντίθετη περίπτωση, όπου ο τελεστικός τροφοδοτεί με ρεύμα τον κλάδο ανάδρασης, η μνημοαντίσταση μειώνεται. Η έξοδος του OP1 μετά τον επόμενο τελεστικό συνδέεται στη θετική είσοδο του επόμενου τελεστικού, η έξοδος του οποίου συνδέεται με έναν ανιχνευτή αιχμής, ο οποίος ελέγχει την τιμή της μνημοαντίστασης κάθε  $1/F_{READ}$  ( $T_{READ}$ ) [48].



Εικόνα 5.7 Προτεινόμενο κύκλωμα προγραμματισμού Memristor με υψηλή ακρίβεια και με πηγή τάσης AC ( V<sub>READ</sub> \* cos (2\*π\*F<sub>READ</sub> \*t) ).

Στο αρχικό στάδιο όπου  $V_{IN} = 0V$  το κύκλωμα λειτουργεί ως ένας αναστρέφων τελεστικός ενισχυτής που τροφοδοτείται με ac με πλάτος  $V_{READ}$  από την πηγή ac και με συχνότητα  $F_{READ}$ . Αυτή η συχνότητα έχει επιλεγεί ώστε να είναι αρκετά υψηλή και να μην επηρεάζει σημαντικά την τιμή της μνημοαντίστασης του memristor μέσα σε μία περίοδο. Η έξοδος του συστήματος ή αλλιώς η τιμή του ανιχνευτή δίνεται από τον τύπο:

$$V_{\rm F}(t_0) = V_{\rm READ} * \frac{M(t_0)}{R_1}$$
 5.1

Aυξάνοντας την τάση εισόδου V<sub>IN</sub> σε μια τιμή μεγαλύτερη της V<sub>F</sub>(t<sub>0</sub>), η έξοδος του συγκριτή (comparator) λαμβάνει τη μέγιστη τιμή της (V<sub>DD</sub>) δημιουργώντας μία τάση V<sub>BIAS</sub> < 0V στη μη αναστρέφουσα (θετική) είσοδο του τελεστικού OP1. Η τάση V<sub>BIAS</sub> μπορεί εύκολα να ελεγχθεί από το διαιρέτη τάσης που δημιουργείται από τις αντιστάσεις R<sub>2</sub> και R<sub>3</sub>. Θεωρώντας ότι το κέρδος ανοικτού βρόχου του ενισχυτή είναι μεγάλο, η αναστρέφουσα είσοδος του OP1 θα αναγκαστεί να έχει το ίδιο δυναμικό με την V<sub>BIAS</sub>, επιβάλλοντας έτσι ένα ρεύμα DC. Το ρεύμα DC θα υπερισχύσει του AC ρεύματος προερχόμενο από την πηγή V<sub>READ</sub>, και θα διαρρεύσει το memristor με τιμή ίση με I<sub>DC</sub> = V<sub>BIAS</sub>/R<sub>1</sub>. Με αυτόν τον τρόπο θα επέλθει ο προγραμματισμός της συσκευής. Καθώς αυξάνεται η μνημοαντίσταση (memristance), η έξοδος του συστήματος ή αλλιώς η τιμή του ανιχνευτή V<sub>F</sub> θα δίνετε από τον τύπο:

$$V_{\rm F}(t) = \frac{M(t) * (V_{\rm READ} + V_{\rm BIAS})}{R_1} + V_{\rm BIAS}$$
 5.2

Στο σημείο όπου η τάση  $V_F$  του ελεγκτή γίνεται ίση με την τάση  $V_{IN}$  (ο προγραμματισμός της συσκευής δεν σταματάει), η memristance υπολογίζεται ως εξής:

$$M(t_s) = \frac{V_{IN} - V_{BIAS}}{V_{READ} + V_{BIAS}} * R_1$$
 5.3

Καθώς η τάση  $V_F$  γίνεται μεγαλύτερη από την τάση  $V_{IN}$ , η έξοδος του συγκριτή (comparator) θα κατέβει στο δυναμικό της γης και μαζί της και το δυναμικό της αναστρέφουσας εισόδου του OP1, κατορθώνοντας μια αλλαγή στην  $V_F$  ίση με  $\Delta V_{STOP}$ , η οποία είναι θετική. Αυτός ο μηχανισμός ενισχύει την απόφαση να σταματήσει ο προγραμματισμός της συσκευής όταν κατορθώνεται η επιθυμητή τιμή της αντίστασης του memristor. Αυτό μπορούμε να το δούμε καλύτερα και στη εικόνα 5.7 όπου φαίνεται με μεγαλύτερη σαφήνεια η λειτουργία του κυκλώματος.



Εικόνα 5.8 Προγραμματισμός της τιμής M(t<sub>s</sub>) του memristor για έναν προγραμματιστικό κύκλο λειτουργίας του κυκλώματος της εικόνας 5.6.Η V<sub>IN</sub> εφαρμόζεται στο t<sub>0</sub> και ο προγραμματισμός σταματά στο t<sub>s</sub>.

Χρησιμοποιώντας το μοντέλο HP [49], η αλλαγή στη memristance με τη εφαρμοζόμενη τάση V<sub>BIAS</sub> μπορεί να προσεγγιστεί ως εξής:

$$\frac{\mathrm{dM}}{\mathrm{dt}} = \frac{\mathrm{dM}}{\mathrm{dw}} * \frac{\mathrm{dw}}{\mathrm{dt}} = \frac{\mathrm{V}_{\mathrm{BIAS}} * \mathrm{R}_{\mathrm{ON}}}{\mathrm{R}_{1} * \mathrm{D}^{2}} * \mu(\mathrm{R}_{\mathrm{ON}} - \mathrm{R}_{\mathrm{OFF}}) = \mathrm{S}_{\mathrm{V}_{\mathrm{BIAS}}} \qquad 5.4$$

Όπου οι μεταβλητές  $D,R_{ON},R_{OFF}$ , μ και w είναι οι ίδιες με αυτές που εξηγήσαμε στα μοντέλα των memristors. Για ένα διακριτό πλήθος τιμών της  $V_{BIAS}$  η κλίση της memristance είναι σταθερή.

$$\frac{dM}{dt} = \frac{M(t_0 + T_{READ}) - M(t_0)}{T_{READ}} = S_{V_{BIAS}} 5.5$$

$$S_{V_{BIAS}} = \frac{(V_F M(t_0 + T) - V_F(t_0)) * R_1}{(V_{READ} + V_{BIAS})T_{READ}} 5.6$$

$$\Delta V_F = \frac{S_{V_{BIAS}}(T_{READ} + V_{BIAS})}{R_1 * F_{READ}} 5.7$$

Υπάρχει όμως ένα σφάλμα που προέρχεται από το γεγονός ότι η δειγματοληψία της τιμής της μνημοαντίστασης γίνεται από το σήμα AC με περίοδο  $T_{READ}$ . Σε κάθε επόμενη δειγματοληψία η  $V_F$  αυξάνεται κατά  $\Delta V_F$ . Για να διασφαλιστεί ότι η έξοδος του συγκριτή (comp) μεταβαίνει από υψηλή σε χαμηλή τάση όταν η μνήμοαντίσταση λάβει την επιθυμητή τιμή που θέλουμε, πρέπει να τηρείται η εξής σχέση:  $\Delta V_F \ge V_{OS}$ , όπου  $V_{OS}$  είναι η offset τάση του συγκριτή (comp).

Στην περίπτωση που η έξοδος του συγκριτή (comp) είναι κοντά στο  $V_{IN}(eg|V_{IN} - V_F| < |V_{OS}|)$  ο συγκριτή (comp) παράγει ένα εσφαλμένο σήμα (ούτε υψηλή αλλά ούτε χαμηλή τάση), καταστρέφοντας την τάση προγραμματισμού  $V_{BIAS}$ .

Εξετάστηκε η περίπτωση κατά τη χρονική στιγμή t => V<sub>F</sub> = V<sub>IN</sub> όπου η αντίσταση του memristor είναι ίση με την επιθυμητή τιμή, αλλά ο συγκριτής δεν ενεργοποιείται. Η επόμενη δειγματοληψία της μνημοαντίστασης θα γίνει μετά από μία περίοδο του AC σήματος εισόδου V<sub>READ</sub>. Κατά τη διάρκεια αυτής της περιόδου, η αντίσταση αυξάνεται, καθώς επηρεάζεται ακόμη από το ρεύμα DC<sub>BIAS</sub> που δίνεται από την V<sub>BIAS</sub>. Την χρονική περίοδο  $t + T_{READ}$ , η V<sub>F</sub> αυξάνεται κατά ΔV<sub>F</sub> και μέχρι ΔV<sub>F</sub> > V<sub>OS</sub>, ο συγκριτής τώρα θα ενεργοποιηθεί και θα τερματίσει τον προγραμματισμό του memristor. Σε αυτήν την περίπτωση το μέγιστο σφάλμα σε αυτό το στάδιο του προγραμματισμού μπορεί να εκτιμηθεί από την σχέση:

$$\Delta M_{\rm ERR} = \frac{\mu * R_{\rm ON} * DRV_{\rm BIAS}}{R_1 * D^2 * F_{\rm READ}} \qquad 5.8$$

Το κύκλωμα προσομοιώθηκε χρησιμοποιώντας το πρόγραμμα SPICE και το μοντέλο memristor που προτάθηκε από τους Prodromakis et al [50]. Ο τελεστικός ενισχυτής που χρησιμοποιήθηκε για τον OP1 op-amp είναι ο OP37G με μοναδιαίο κέρδος. Για συγκριτής (comparator) επιλέχθηκε ο AD8561 λόγω της μικρής offset τάσης εισόδου του και του μικρού χρόνου απόκρισης. Οι τιμές των παραμέτρων του κυκλώματος της εικόνας 5.6 δίνονται στον παρακάτω πίνακα.

Πίνακας 5.1 Τιμές των μεταβλητών										
Μεταβλητές	Τιμές	Μεταβλητές	Τιμές							
V <sub>READ</sub>	200mV	M(R <sub>ON</sub> )	100Ω							
F <sub>READ</sub>	1KHz	M(R <sub>OFF</sub> )	10ΚΩ							
R <sub>1</sub>	330Ω	Μ(μ)	10-14 $m^2/V_S$							
С	10µF	M(D)	10nm							
M(R <sub>INIT</sub> )	330Ω	V <sub>BIAS</sub>	-80mV							

Για τον υπολογισμό της αντίστασης του memristor κατά τον προγραμματισμό του δίνονται οι παρακάτω τύποι. Θεωρούμε γνωστές τις παραμέτρους του πίνακα 5.1, την μεταγραφόμενη τιμή της τάσης του σύγκρισης (offset) και την τάση του ανιχνευτή κορυφής ( $V_{OS} \approx 4mV$ ).

$$M(t_s) = \frac{V_{IN} * V_{BIAS} - 2 * V_{OS}}{V_{READ} + V_{BIAS}} * R_1 \qquad 5.9$$
$$M(t_s) = V_{IN} 2.75 * kA^{-1} + 198\Omega \qquad 5.10$$

# 5.2.2. Αποτελέσματα

Στο κύκλωμα της εικόνας 5.7 η τάση εισόδου εφαρμόστηκε μετά από ένα χρόνο 10ms για να επιτραπεί στην  $V_F$  να αποκτήσει την αρχική της τιμή και η αντίσταση μετρήθηκε στο σημείο όπου η έξοδος του συγκριτή μεταβαίνει από υψηλή σε χαμηλή τάση. Τα αποτελέσματα που παρουσιάζονται στην εικόνα 5.9 είναι σε άριστη συμφωνία με τις αναμενόμενες τιμές της μνημοαντίστασης, και ταιριάζουν με τη γραμμική σχέση που περιγράφεται από την (5.10) και με το σφάλμα της μνημοαντίστασης να είναι πάντα μικρότερο από το μέγιστο σφάλμα που προβλέπεται από την (5.8). Το δυναμικό εύρος της τιμής του memristor ρυθμίστηκε σε 7380Ω (μεταξύ 820Ω και 8,2kΩ), και χρησιμοποιώντας την (5.8), η ακρίβεια αυτού του κυκλώματος προγραμματισμού βρέθηκε 0,32% που σχετίζεται με ακρίβεια 8 bit.



Εικόνα 5.9 Αποτελέσματα της μνημοαντίστασης μετά τον προγραμματισμό

#### σε σχέση με την τιμή της $V_{\mbox{\scriptsize IN}}.$

Περιγράφηκε μια αναλογική προσέγγιση για τον ακριβή προγραμματισμό της τιμής της αντίστασης ενός memristor με ακρίβεια 8 bit. Το πλεονέκτημα αυτής της υλοποίησης είναι το γεγονός ότι αποτελεί μια φτηνή εναλλακτική λύση από ότι ένα ψηφιακό σύστημα προγραμματισμού. Είναι ένα κύκλωμα αποτελούμενο από ελάχιστα εξαρτήματα, με ευρεία χρήση στον τομέα των αναλογικών ηλεκτρονικών και με πολύ καλές επιδόσεις συγκρινόμενο με άλλες ήδη υπάρχουσες υλοποιήσεις. Μπορεί εύκολα να προσαρμοστεί ώστε να ταιριάζει σε ένα ευρύ φάσμα εφαρμογών, καθώς επίσης και να παραμετροποιηθεί ώστε να επιτευχθεί ακόμη μεγαλύτερη ακρίβεια. Το σύστημα αυτό θεωρείται ως ένα πιθανό εργαλείο για γρήγορες δοκιμές σε κυκλώματα με memristors όπου υπάρχει ανάγκη ρύθμισης της τιμής τους με υψηλή ακρίβεια.

# 5.3. Σύγκριση τριών Ενισχυτών με memristor

Παρακάτω παρουσιάζουμε μία ακόμη σύγκριση μεταξύ τριών βασικών ενισχυτικών διατάξεων με την χρήση memristors. Βασική ιδέα όπως και πριν είναι η μεταβολή του κέρδους της κάθε ολοκληρωμένης ενισχυτικής διάταξης μέσω ελέγχου της τιμής της αντίστασης του memristor. Ακολουθεί η σύγκριση μεταξύ του ενισχυτή κοινής πηγής, κοινού απαγωγού και του διαφορικού ενισχυτή [51],[52],[53].

# 5.3.1. Ενισχυτής κοινής πηγής

Η παρακάτω εικόνα 5.10 δείχνει τον ενισχυτή κοινής πηγής, ο οποίος χρησιμοποιεί τα memristors  $M_1$  και  $M_2$  για να δημιουργήσει το διαιρέτη τάσης που χρειαζόμαστε για να πολώσουμε κατάλληλα το τρανζίστορ Τ. Το memristor  $M_D$  ελέγχει το κέρδος του ενισχυτή, και επίσης παίζει μεγάλο ρόλο στην αντίσταση της εξόδου του ενισχυτή. Το κέρδος τάσης του ανοικτού βρόχου του ενισχυτή δίνεται ως ακολούθως :

$$A_{VO} = g_m(r_0 \| M_D)$$

όπου  $r_0$  είναι η εσωτερική αντίσταση εξόδου και  $g_m$  είναι η διαγωγιμότητα του MOSFET. Όπως φαίνεται, η ικανότητα να προγραμματίζουμε την τιμή της  $M_D$  δίνει την δυνατότητα να μπορούμε να ελέγχουμε την τάση του ανοικτού βρόχου του ενισχυτή. Η αντίσταση εισόδου του ενισχυτή κοινής πηγής  $r_{in}$  ορίζεται με βάση τα memristors  $M_1$  και  $M_2$ , και ορίζεται ως εξής:

$$r_{in} = M_1 \| M_2$$

Ομοίως, η αντίσταση εξόδου του ενισχυτή δίνεται:



Εικόνα 5.10 Κύκλωμα ενισχυτή κοινής πηγής με memristors.

# 5.3.2. Ενισχυτής κοινού απαγωγού

Στην εικόνα 5.11 μπορούμε να δούμε το κύκλωμα του ενισχυτή κοινού απαγωγού, όπου τα δύο memristors  $M_1$  και  $M_2$  λειτουργούν ακριβώς όπως αναφέραμε προηγουμένως στην διάταξη του ενισχυτή κοινής πηγής. Το memristor  $M_S$  λειτουργεί ως η μεταβλητή αντίσταση που ελέγχει το κέρδος του ενισχυτή. Το κέρδος του ενισχυτή για την άπειρη αντίσταση εξόδου δίνεται :

$$A_{VO} = \frac{M_1 || M_2}{M_S + M_1 || M_2} \cdot \frac{M_S}{r_S + M_S}$$

Όπου η αντίσταση  $r_s$  είναι το αντίθετο της διαγωγιμότητας  $(g_m)$ του MOSFET. Η παραπάνω σχέση δείχνει ότι το κέρδος του ενισχυτή κοινού απαγωγού μπορεί να ελεγχθεί απλώς μεταβάλλοντας την τιμή του memristor  $M_s$ . Οι παρακάτω εξισώσεις δίνουν την αντίσταση εισόδου και εξόδου αντίστοιχα για τον ενισχυτή κοινού απαγωγού.

$$r_{in} = M_1 || M_2$$
$$r_{out} = r_S || M_S$$



Εικόνα 5.11 Κύκλωμα ενισχυτή κοινού απαγωγού (ακόλουθος πηγής) με memristors.

#### 5.3.3. Διαφορικός ενισχυτής

Στην εικόνα 5.12 μπορούμε να δούμε το κύκλωμα του διαφορικού ενισχυτή ο οποίος αποτελείται από τα τρανζίστορς  $T_1$ ,  $T_2$ ,  $T_3$  και  $T_4$ , και το memristors  $M_{SS}$ .

Το κέρδος Α<sub>CM</sub> για το διαφορικό ενισχυτή εκφράζεται ως:

$$A_{CM} = \frac{\Delta V_{out}}{\Delta V_{in,CM}} , \qquad A_{CM} \approx \frac{-\frac{1}{2g_{T3,T4}} \| \frac{m_{03,04}}{2}}{\frac{1}{2g_{T1,T2}} + M_{SS}} = \frac{-1}{1 + 2g_{T1,T2}M_{SS}} \cdot \frac{g_{T1,T2}}{g_{T3,T4}}$$

Όπου  $g_{m3,m4}$  και  $m_{03,04}$  είναι η διαγωγιμότητα και η αντίσταση εξόδου αντίστοιχα, των τρανζίστορ  $T_3$  και  $T_4$ . Ενώ η  $g_{m1,m2}$  είναι η διαγωγιμότητα των τρανζίστορ  $T_1$  και  $T_2$ .



Εικόνα 5.12 Κύκλωμα διαφορικού ενισχυτή με memristor.

#### 5.3.4. Πειραματικά αποτελέσματα

Η ικανότητα των memristive συσκευών να μπορούν προγραμματιστούν σε διαφορετική λογική κατάσταση δίνει τη δυνατότητα πρακτικής εφαρμογής των ενισχυτών μεταβλητού κέρδους ανοικτού βρόχου εντός ολοκληρωμένων κυκλωμάτων. Οι προσομοιώσεις έγιναν με το πρόγραμμα BSIM.

Στην εικόνα 5.13 βλέπουμε την απόκριση συχνότητας του ενισχυτή κοινής πηγής για διακριτές τιμές της αντίστασης του memristor  $M_D$  με την αρχιτεκτονική των τρανζίστορς να βρίσκεται στα 180nm. Όπως μπορούμε να δούμε από την εικόνα 5.13, η ικανότητα του memristor  $M_D$  να αλλάζει την τιμή της αντίστασης επηρεάζει σε κάποιο βαθμό το κέρδος του ενισχυτή κοινής πηγής. Στην εικόνα 5.14 βλέπουμε την απόκριση συχνότητας του ενισχυτή κοινής πηγής για διαφορετικές αρχιτεκτονικές κατασκευής τρανζίστορ, και με σταθερή τιμή αντίστασης στο memristor  $M_D$  στα 1.7kΩ. Όπως μπορούμε να δούμε από την εικόνα 5.14, ακόμη και για πολύ διαφορετικές

αρχιτεκτονικές, το κέρδος του ενισχυτή θυμίζει την εικόνα 5.13 στην οποία η κλίμακα ολοκλήρωσης ήταν σταθερή στα 180nm. Η μεγάλη διαφορά παρουσιάζεται στο εύρος ζώνης και πιο συγκεκριμένα στη ζώνη αποκοπής, όπου ενώ στη προηγούμενη εικόνα 5.13 το κέρδος ήταν σταθερά μικρότερο από τη ζώνη διέλευσης και περίπου ίσο με 17dB, παρατηρείται ότι όσο μεγαλύτερη είναι η κλίμακα ολοκλήρωσης που χρησιμοποιούμε τόσο μεγαλύτερη αύξηση παρουσιάζει (από τα 17dB στα 27 dB).



Εικόνα 5.13 Γραφική παράσταση κέρδους τάσης του ενισχυτή κοινής πηγής για διάφορες τιμές του memristor M<sub>D</sub>.



Εικόνα 5.14 Γραφική παράσταση κέρδους τάσης του ενισχυτή κοινής πηγής για διαφορετικές αρχιτεκτονικές με τιμή memristor M<sub>D</sub>=1.72kΩ.

Στην εικόνα 5.15 βλέπουμε το εύρος συχνοτήτων και τη μεταβολή του μεγέθους του κέρδους του ενισχυτή κοινού επαγωγού για διάφορες τιμές της αντίστασης του memristor  $M_S$  σε αρχιτεκτονική των 180nm. Όπως και με τον ενισχυτή κοινής πηγής παρατηρείται ότι είναι εφικτή η ρύθμιση του κέρδους του ενισχυτή με τη ρύθμιση της αντίστασης του memristor  $M_S$ . Με τη διαφορά ότι το κέρδος του ενισχυτή κοινού επαγωγού παρουσιάζει πολύ μεγαλύτερη εξάρτηση (ευαισθησία) στην μεταβολή της αντίστασης του memristor  $M_S$ . Στην εικόνα 5.16 βλέπουμε την απόκριση συχνότητας και η μεταβολή του μεγέθους του κέρδους του ενισχυτή κοινού επαγωγού του ενισχυτή κοινού επαγωγού παρουσιάζει πολύ μεγαλύτερη εξάρτηση (ευαισθησία) στην μεταβολή της αντίστασης του memristor  $M_S$ . Στην εικόνα 5.16 βλέπουμε την απόκριση συχνότητας και τη μεταβολή του μεγέθους του κέρδους του ενισχυτή κοινού επαγωγού για διάφορες αρχιτεκτονικές και με σταθερή τιμή αντίστασης στο memristor  $M_S$  στα 1.7kΩ. Παρατηρούμε ότι τα αποτελέσματα της εικόνας 5.16 είναι σχεδόν όμοια με αυτά του ενισχυτή κοινής πηγής (εικόνα 5.14) με τη μόνη διαφορά ότι το εύρος ζώνης παρουσιάζει μεγαλύτερη διακύμανση στη ζώνη διέλευσης καθώς αυξάνεται η κλίμακα ολοκλήρωσης από τα 130nm στα 350nm.



Εικόνα 5.15 Γραφική παράσταση κέρδους τάσης του ενισχυτή κοινού επαγωγού για διάφορες τιμές του memristor M<sub>s</sub>.



Εικόνα 5.16 Γραφική παράσταση κέρδους τάσης του ενισχυτή κοινού επαγωγού για διαφορετικές αρχιτεκτονικές με τιμή memristor M<sub>s</sub>=1.72kΩ.

Στην εικόνα 5.17 βλέπουμε το εύρος συχνοτήτων και τη μεταβολή του μεγέθους του κέρδους του διαφορικού ενισχυτή για διάφορες τιμές της αντίστασης του memristor  $M_{SS}$  σε αρχιτεκτονική των 180nm. Όπως και με τους δύο προηγούμενους ενισχυτές είναι εφικτή η ρύθμιση του κέρδους του διαφορικού ενισχυτή με τη ρύθμιση της αντίστασης του memristor  $M_{SS}$ . Μία παρατήρηση που μπορούμε να κάνουμε είναι ότι οι τιμές της αντίστασης του κέρδους. Στην εικόνα 5.18 βλέπουμε την απόκριση συχνότητας και τη μεταβολή του μεγέθους του κέρδους του διαφορικού συχυτητάς και τη μεταβολη του μεγέθους του κέρδους. Στην εικόνα 5.18 βλέπουμε την απόκριση συχνότητας και τη μεταβολή του μεγέθους του κέρδους του διαφορικού ενισχυτή για διάφορες αρχιτεκτονικές και με σταθερή τιμή αντίστασης στο memristor  $M_{SS}$  στα 1.7kΩ.

Όπως μπορούμε να διακρίνουμε το εύρος ζώνης του διαφορικού ενισχυτή παρουσιάζει κάποιες μεταβολές ως προς το κέρδος, όμως παρουσιάζει μεγαλύτερη σταθερότητα από ότι στον ενισχυτή κοινής πηγής και κοινού επαγωγού. Η εικόνα 5.19 δείχνει την εξάρτηση της αντίστασης εξόδου σε σύγκριση με την τιμή της αντίσταση των memristors (memristance) για κάθε έναν από τους τρείς ενισχυτές. Παρατηρούμε ότι τα αποτελέσματα συμφωνούν με τις αντίστοιχες εξισώσεις που περιγράφουν τη συμπεριφορά των ενισχυτών.



Εικόνα 5.17 Γραφική παράσταση κέρδους τάσης του διαφορικού ενισχυτή για διάφορες τιμές του memristor M<sub>ss</sub>.



Εικόνα 5.18 Γραφική παράσταση κέρδους τάσης του διαφορικού ενισχυτή για διαφορετικές αρχιτεκτονικές με τιμή memristor M<sub>ss</sub> =1.72kΩ.



Εικόνα 5.19 Γραφική παράσταση της εξάρτησης της αντίστασης εξόδου σε σύγκριση με την τιμή της αντίσταση των memristors (memristance) για κάθε έναν από τους τρείς ενισχυτές.

# 5.4. Σύγκριση ενός ενισχυτή με ή χωρίς memristor

Η πρόοδος της τεχνολογίας IoT (Internet of Things) και των εφαρμογών της απαιτούν ηλεκτρικά κυκλώματα χαμηλής κατανάλωσης ενέργειας και με καλύτερο σχεδιασμό, ώστε να επιτύχουν τη διατήρηση και δη τη βελτίωση της επίδοσης των συστημάτων επεξεργασίας λόγω των συνεχώς αυξανόμενων πληροφοριακών δεδομένων. Μία προτεινόμενη λύση για την μείωση των διαστάσεων των ολοκληρωμένων κυκλωμάτων και των ενεργειακών απαιτήσεων είναι τα κυκλώματα με memristors.

Η βασική ιδέα πάνω στην οποία στηρίζεται η τεχνολογία IoT (Internet of Things) είναι η επικοινωνία μεταξύ διαφόρων συσκευών που πραγματοποιείται μέσω των πομποδεκτών [54],[55],[56],[57]. Συνεπώς, η βελτιστοποίηση των πομποδεκτών οδηγεί στην ανάπτυξη των IoTs. Οι περισσότεροι πομποδέκτες αποτελούνται από TIA (transimpedance amplifiers) ενισχυτές στις διατάξεις τους [58],[59],[60],[61]. Τα TIA συστήματα απαιτούν συσκευές χαμηλής ενέργειας, κυκλώματα μικρών διαστάσεων και την ικανότητα να αντέχουν τις μεταβολές της θερμοκρασίας [62],[63],[64],[65]. Στη συνέχεια παρουσιάζεται ένας TIA ενισχυτής σχεδιασμένος με memristors. Η χρήση των memristors σε διάφορες εφαρμογές έχει αποδειχθεί ότι μειώνει τις διαστάσεις των συσκευών και την κατανάλωση ενέργειας σε σύγκριση με τα συμβατικά κυκλώματα CMOS [66],[67],[68].

Στην εικόνα 5.1.1 μπορούμε να δούμε ένα διαφορικό TIA ενισχυτή [58]. Στη συνέχεια αντικαθιστούμε την αντίσταση  $R_1$  και τα τρανζίστορ  $M_6$  και  $M_9$  με memristors, τα οποία επιφέρουν σμίκρυνση των διαστάσεων του ενισχυτή με ταυτόχρονη μείωση κατανάλωσης ισχύος χωρίς να επηρεάζεται η λειτουργικότητα του κυκλώματος.

Σε αυτό το κύκλωμα, το ρεύμα  $I_G$  δίνεται από την παρακάτω σχέση 5.1.1, όπου  $r_{ds_{13}}$  είναι η αντίσταση απαγωγού-πηγής του τρανζίστορ  $M_{13}$  και  $V_O$  η τάση της πύλης του τρανζίστορ  $M_2$ , η οποία ισούται με  $V_{dd}$  -  $I_G R_1$ .

$$I_{G} = \frac{V_{dd}}{R_{1} + r_{ds13}}$$
 5.1.1

Το ρεύμα απαγωγού του  $M_2$  δίνεται  $I_0$ , το οποίο αναπαράγεται από τον καθρέφτη ρεύματος που δημιουργείται από τα τρανζίστορ  $M_9 - M_{12}$ . Οι δύο άλλοι καθρέφτες ρεύματος που σχηματίζονται από τα τρανζίστορς  $M_{13} - M_{14}$  και  $M_{15} - M_{16}$ , αναπαράγουν το ρεύμα  $I_G$ , το οποίο προστίθεται μαζί με το  $I_0$  και σχηματίζει το ρεύμα απαγωγού του  $M_1(I_{D1})$ . Όσον αφορά τα τρανζίστορ  $M_3$  και  $M_4$ , τα ρεύματα εισόδου  $I_{in+}$  και  $I_{in-}$  προστίθενται στον ρεύμα  $I_0$ .

Για να επιτευχθεί η σωστή λειτουργία των τρανζίστορ  $M_1 - M_4$ , αυτά θα πρέπει να λειτουργούν στην ενεργή περιοχή (εξισώσεις 5.1.2,5.1.3,5.1.4,5.1.5), όπου τα τρανζίστορ  $M_1 - M_4$  έχουν τις ίδιες γεωμετρικές παραμέτρους και είναι όλα N-type τρανζίστορ, και η τάση απαγωγού-πηγής  $V_{ds}$  είναι παντού η ίδια.

$$I_{D1} = I_0 + I_G = \mu_N C_{OX} \frac{W}{L} V_{ds} \left( V_{dd} - V_T - \frac{n_N}{2} V_{ds} \right)$$
 5.1.2

$$I_{D2} = I_0 = \mu_N C_{OX} \frac{W}{L} V_{ds} \left( V_0 - V_T - \frac{n_N}{2} V_{ds} \right)$$
 5.1.3

$$I_{D3} = I_0 + I_{in+} = \mu_N C_{OX} \frac{W}{L} V_{ds} \left( V_{out+} - V_T - \frac{n_N}{2} V_{ds} \right) \quad 5.1.4$$

$$I_{D4} = I_0 + I_{in-} = \mu_N C_{OX} \frac{W}{L} V_{ds} \left( V_{out-} - V_T - \frac{n_N}{2} V_{ds} \right) \quad 5.1.5$$

Εάν αφαιρέσουμε από την 5.1.3 την 5.1.4 προκύπτει η εξίσωση 5.1.6:

$$I_{in+} = \mu_N C_{OX} \frac{W}{L} V_{ds} (V_{out+} - V_0)$$

Επίσης αν αφαιρέσουμε από την 5.1.3 την 5.1.2 προκύπτει η εξίσωση 5.1.7:

$$I_{\rm G} = \mu_{\rm N} C_{\rm OX} \frac{W}{L} V_{\rm ds} (V_{\rm dd} - V_0)$$

Από την διαίρεση της εξίσωσης 5.1.6 με την 5.1.7 προκύπτει η εξίσωση 5.1.8, και με όμοιο τρόπο η εξίσωση 5.1.9.

$$\frac{I_{in+}}{I_G} = \frac{V_{out+} - V_0}{V_{dd} - V_0} \qquad 5.1.8$$
$$\frac{I_{in-}}{I_G} = \frac{V_{out-} - V_0}{V_{dd} - V_0} \qquad 5.1.9$$

Εάν αφαιρέσουμε κατά μέλη από την εξίσωση 5.1.8 την εξίσωση 5.1.9 προκύπτει η παρακάτω εξίσωση 5.1.10 και εάν αντικαταστήσουμε με  $R_1 = (V_{dd} - V_0)/I_G$  προκύπτει η εξίσωση 5.1.11.

$$V_{out+} - V_{out-} = \frac{V_{dd} - V_0}{I_G} (I_{in+} - I_{in-}) \qquad 5.1.10$$
$$R_1 = \frac{V_{out+} - V_{out-}}{I_{in+} - I_{in-}} = \frac{V_{out}}{I_{in}} \qquad 5.1.11$$

Με την αντικατάσταση των  $R_1$ ,  $M_6$  και  $M_9$  με memristors, χρήσιμο είναι να εκφράσουμε την παραπάνω εξίσωση 5.1.11 σε σχέση με την αντίσταση  $R_{OFF}$  των memristors (εξίσωση 5.1.12).

$$R_{off} = R_1 = \frac{V_{out+} - V_{out-}}{I_{in+} - I_{in-}} = \frac{V_{out}}{I_{in}} \qquad 5.1.12$$

Τα memristors που χρησιμοποιούνται έχουν μέγιστη αντίσταση  $R_{OFF}$  ίση με 10KΩ, οπότε η αντικατάσταση των  $M_6$  και  $M_9$  από αυτά δεν επηρεάζει τους παραπάνω υπολογισμούς.

### 5.5. Αποτελέσματα προσομοίωσης

Προσομοιώθηκαν τέσσερις διαφορετικές υλοποιήσεις [69] του διαφορικού ενισχυτή (εικόνα 5.1.1) στον οποίο χρησιμοποιήσαμε CMOS τρανζίστορς στα 180nm και το μοντέλο της HP για τα memristors [70]. Στην  $1^{\eta}$  προσομοίωση έγινε χρήση αυτούσιου του κυκλώματος του διαφορικού TIA ενισχυτή (εικόνα 5.20) για δοθείσα τάση V<sub>dd</sub> =1.8V. Οι διαστάσεις των τρανζίστορς που χρησιμοποιήθηκαν δίνονται στον παρακάτω πίνακα 5.2.

	Πίνακας 5.2 Οι διαστάσεις των τρανζίστορς.										
	$M_1, M_2, M_3$ kal $M_4$ $M_5, M_6, M_7$ kal $M_8$ $M_9, M_{10}, M_{11}$ kal $M_{12}$ $M_{13}$ kal $M_{14}$ $M_{15}$ kal $M_{16}$										
W	20µm	170 µm	168.6 µm	0.707 µm	500 µm						
L	1 µm	1 µm	1 µm	1 µm	1 µm						

Η εικόνα 5.22 δείχνει το εύρος των σημάτων εισόδου για τα οποία ο ενισχυτής έχει ένα σταθερό κέρδος. Από τη γραφική παράσταση βρίσκουμε ότι οι τιμές των εισόδων I<sub>in+</sub> και I<sub>in-</sub> για τις οποίες η έξοδος του ενισχυτή είναι σταθερή, κυμαίνεται μεταξύ -140μΑ και 60μΑ. Από το γράφημα της εικόνας 5.30 εξάγουμε την πληροφορία ότι το εύρος ζώνης είναι 6 MHz με σταθερό κέρδος 5,2kΩ καθόλη τη ζώνης διέλευσης, ενώ στην εικόνα 5.26 βλέπουμε τη διαφορά του κέρδους του ενισχυτή για διάφορες θερμοκρασίες.

Επίσης, στην εικόνα 5.34 μπορούμε να δούμε τη γραφική παράσταση της συνολικής αρμονικής παραμόρφωσης (Total Harmonic Distortion, THD) για 1MHz ημιτονοειδή ρεύματα εισόδου από 0μΑ έως 70 μΑ. Επιπλέον πληροφορίες που μπορούμε να εξάγουμε για τον εν λόγω ενισχυτή είναι ότι η έξοδος του παρουσιάζει 1mV offset, η κατανάλωση ισχύος του ανέρχεται σε 1396μW και οι διαστάσεις του είναι 2541 μm<sup>2</sup>.

Στην 2<sup>η</sup> προσομοίωση, στο κύκλωμα του διαφορικού TIA ενισχυτή (εικόνα 5.20) τα στοιχεία  $R_1$ ,  $M_6$  και  $M_9$  αντικαταστάθηκαν με τα memristors  $U_1$ ,  $U_2$  και  $U_3$  αντίστοιχα όπως μπορούμε να δούμε στην εικόνα 5.21. Τα memristors είναι προγραμματισμένα να λειτουργούν στην «κλειστή» κατάσταση (OFF), όπου η αντίσταση τους είναι ίση με  $R_{OFF}$  =10kΩ. Οι διαστάσεις των υπόλοιπων τρανζίστορ του κυκλώματος παραμένουν όπως και προηγουμένως οι ίδιες όπως δίνονται από τον πίνακα 5.2. Η εικόνα 5.23 δείχνει το εύρος των σημάτων εισόδου για τα οποία ο ενισχυτής έχει ένα σταθερό κέρδος. Από τη γραφική παράσταση βρίσκουμε ότι οι τιμές των εισόδων  $I_{in+}$  και  $I_{in-}$  για τις οποίες η έξοδος του ενισχυτή είναι σταθερή κυμαίνεται μεταξύ -15μΑ και 80μΑ. Το γεγονός αυτό φανερώνει τη μείωση του γραμμικού εύρους της νέας ενισχυτικής διάταξης. Από το γράφημα της εικόνας 5.31 εξάγουμε την πληροφορία ότι το εύρος ζώνης είναι 5.3 MHz με σταθερό κέρδος 5,7kΩ καθόλη τη ζώνης διέλευσης, ενώ στην εικόνα 5.27 βλέπουμε την προηγούμενη υλοποίηση παρατηρούμε ότι οι τιμές του κέρδους για διάφορες θερμοκρασίες. Σε σύγκριση με την προηγούμενη υλοποίηση παρατηρούμε ότι οι τιμές του κέρδους για διάφορες θερμοκρασίες (0°C, 20°C, 40°C και 60°C) παρουσιάζουν μικρότερη διαφορά.

Επίσης, στην εικόνα 5.35 μπορούμε να προσέξουμε ότι η συνολική αρμονική παραμόρφωση (Total Harmonic Distortion, THD) παρουσιάζει γραμμική αύξηση σε σχέση με το ρεύμα εισόδου και σε αντίθεση με την πρώτη υλοποίηση όπου παρουσίαζε εκθετική μορφή. Επιπλέον πληροφορίες είναι η offset τιμή εξόδου του ενισχυτή που είναι ίση με 0mV, η κατανάλωση ισχύος του που ανέρχεται σε 1.154μW και οι διαστάσεις του που είναι 2.182,4 μm<sup>2</sup>. Όπως μπορούμε να δούμε, παρατηρείται μία αισθητή μείωση τόσο στην κατανάλωση ενέργειας όσο και στις διαστάσεις ολόκληρου του κυκλώματος του ενισχυτή. Η διαφορά αυτή προκύπτει λόγω των μικρότερων διαστάσεων που καταλαμβάνουν τα memristors στο χώρο (45nm x 90nm) [71] εν συγκρίσει με τα στοιχεία που αντικατέστησαν.

Στην 3<sup>η</sup> προσομοίωση, στο κύκλωμα του διαφορικού TIA ενισχυτή εικόνα 5.20 έχουμε μειώσει τις διαστάσεις των τρανζίστορς (όλες οι προηγούμενες διαστάσεις των τρανζίστορς όπως αναφέρθηκαν στον πίνακα 5.2 έχουν διαιρεθεί με τον αριθμό 5) όπως δίνονται στον πίνακα 5.3, χωρίς την εισαγωγή memristor. Η εικόνα 5.24 δείχνει ότι το εύρος των σημάτων εισόδου για τα οποία ο ενισχυτής έχει ένα σταθερό κέρδος, έχει αυξηθεί και για τις δύο εισόδους και κυμαίνεται μεταξύ -270μΑ και 180μΑ. Από το γράφημα της εικόνας 5.32 συμπεραίνουμε ότι το εύρος ζώνης είναι 23 MHz με σταθερό κέρδος 2,3kΩ καθόλη τη ζώνης διέλευσης, ενώ στην εικόνα 5.28 βλέπουμε τη διαφορά του κέρδους του ενισχυτή για διάφορες θερμοκρασίες.

Επίσης, στην εικόνα 5.36 μπορούμε να προσέξουμε ότι η συνολική αρμονική παραμόρφωση (Total Harmonic Distortion, THD) είναι σημαντικά μικρότερη από ότι στις δύο προηγούμενες προσομοιώσεις. Η offset τιμή εξόδου του ενισχυτή είναι ίση με 73mV (πολύ μεγαλύτερη από πρίν), η κατανάλωση ισχύος του ανέρχεται σε 2.316μW και οι διαστάσεις του είναι 203,1 μm<sup>2</sup>. Όπως μπορούμε να δούμε, με την σμίκρυνση των στοιχείων του κυκλώματος έχουμε το θετικό (και αναμενόμενο) αποτέλεσμα της μεγάλης μείωσης των διαστάσεων της συσκευής και ως αρνητικό αποτέλεσμα έχουμε τη μεγάλη αύξηση στην κατανάλωση ενέργειας.

	Πίνακας 5.3: Οι καινούργιες διαστάσεις των τρανζίστορς.				
	$M_1, M_2, M_3$ και $M_4$	${\rm M}_{5}, {\rm M}_{6}, {\rm M}_{7}$ και ${\rm M}_{8}$	$M_{9}, M_{10}, M_{11}$ και $M_{12}$	$M_{13}$ και $M_{14}$	$M_{15}$ και $M_{16}$
w	4 µm	34 µm	33.72 μm	0.1414 µm	100 µm
L	0,2 μm	0.2 μm	0.2 μm	0.2 µm	0.2 µm

Στην 4<sup>η</sup> προσομοίωση, έχουμε τον ενισχυτή της τρίτης προσομοίωσης και έχουμε αντικαταστήσει τα στοιχεία R<sub>1</sub>, M<sub>6</sub> και M<sub>9</sub> με τα memristors U<sub>1</sub>, U<sub>2</sub> και U<sub>3</sub>. Η εικόνα 5.25 δείχνει το εύρος των σημάτων εισόδου και για τις δύο εισόδους και κυμαίνεται μεταξύ - 15μA και 150μA. Από το γράφημα της εικόνας 5.33 συμπεραίνουμε ότι το εύρος ζώνης είναι 11,3 MHz με σταθερό κέρδος 3,6kΩ, ενώ στην εικόνα 5.29 βλέπουμε τη διαφορά του κέρδους του ενισχυτή για διάφορες θερμοκρασίες, το εύρος των οποίων είναι μικρότερο στις υλοποιήσεις όπου χρησιμοποιήθηκαν memristors.

Επίσης, στην εικόνα 5.37 μπορούμε να προσέξουμε ότι η συνολική αρμονική παραμόρφωση (Total Harmonic Distortion, THD) είναι μεγαλύτερη από ότι στην τρίτη προσομοίωση. Η offset τιμή εξόδου του ενισχυτή είναι ίση με 0mV, η κατανάλωση ισχύος του ανέρχεται σε 1.177 μW και οι διαστάσεις του είναι 169,6 μm<sup>2</sup>. Όπως μπορούμε να δούμε, με την χρήση memristors επιτύχαμε να μειώσουμε ακόμη περισσότερο τις διαστάσεις της συσκευής και να βελτιώσουμε την κατανάλωση της συσκευής.



Εικόνα 5.20 Διαφορικός ενισχυτής χωρίς memristors.



Εικόνα 5.21 Διαφορικός ενισχυτής με memristors.



Γραφικές παραστάσεις τάσης εξόδου – ρεύματος εισόδου

Από τη σύγκριση των παραπάνω γραφημάτων παρατηρούμε ότι η εικόνα 5.22 η οποία αντιστοιχεί στην 1<sup>η</sup> προσομοίωση (αρχικό κύκλωμα χωρίς προσθήκες ή αλλαγές) παρουσιάζει ένα εύρος από -140μΑ έως και 60μΑ (εύρος 200μΑ). Η εικόνα 5.23 (2<sup>η</sup> προσομοίωση με memristors) παρουσιάζει μειωμένο εύρος σε σύγκριση με την προηγούμενη περίπτωση μεταξύ -15μΑ και 80μΑ (εύρος 95μΑ). Η εικόνα 5.24 (3<sup>η</sup> προσομοίωση με μείωση των διαστάσεων των τρανζίστορς) παρουσιάζει πολύ μεγάλη αύξηση, με τιμές μεταξύ -270μΑ και 180μΑ (εύρος 450μΑ). Και τέλος, η εικόνα 5.25 (4<sup>η</sup>προσομοίωση με μείωση των διαστάσεων των τρανζίστορς και την προσθήκη memristors) κυμαίνεται μεταξύ -15μΑ και 150μΑ (εύρος 165μΑ) με εξίσου πολύ μεγάλη μείωση στο εύρος. Παρατηρείται λοιπόν ότι η παρουσία των memristors στο κύκλωμα του ενισχυτή μειώνει αρκετά το εύρος των σημάτων εισόδου για τα οποία ο ενισχυτής έχει ένα σταθερό κέρδος.



#### Γραφικές παραστάσεις κέρδους-συχνότητας

Από το γράφημα της εικόνας 5.26 (1<sup>η</sup> προσομοίωση) βλέπουμε τη διαφορά του κέρδους του ενισχυτή σε διάφορες θερμοκρασίες. Παρατηρούμε λοιπόν ότι το κέρδος για θερμοκρασίες 0°C, 20°C, 40°C και 60°C παρουσιάζει ένα εύρος τιμών που κυμαίνεται περίπου στα 1.400 Ω. Η εικόνα 5.27 (2<sup>η</sup> προσομοίωση) παρουσιάζει ένα εύρος τιμών πολύ μικρότερο από την 1<sup>η</sup> περίπτωση που κυμαίνεται περίπου στα 800 Ω. Σε σύγκριση με την προηγούμενη υλοποίηση παρατηρούμε ότι οι τιμές του κέρδους για διάφορες θερμοκρασίες (0°C, 20°C, 40°C και 60°C) παρουσιάζουν μικρότερη διακύμανση δηλαδή πιο σταθερή τιμή κέρδους στην έξοδο του ενισχυτή. Η εικόνα 5.28 (3<sup>η</sup> προσομοίωση) παρουσιάζει μία διακύμανση που κυμαίνεται περίπου στα 700 Ω. Ενώ η εικόνα 5.29 (4<sup>η</sup> προσομοίωση) παρουσιάζει μία διακύμανση που κυμαίνεται περίπου στα 600 Ω. Παρατηρείται λοιπόν ότι η παρουσία των memristors στο κύκλωμα του ενισχυτή βελτιώνει την έξοδο του καθώς το κύκλωμα γίνεται πιο αμετάβλητο στις αλλαγές της θερμοκρασίας του περιβάλλοντος.



κέρδος 5,7kΩ. Η εικόνα 5.32 (3<sup>η</sup> προσομοίωση με μείωση των διαστάσεων των τρανζίστορς) παρουσιάζει αρκετά μεγαλύτερο εύρος ζώνης από τις δύο προηγούμενες περιπτώσεις ίσο με 23 MHz και μεγάλη μείωση στο κέρδος, το οποίο είναι ίσο με 2,3kΩ. Και τέλος, η εικόνα 5.33 (4<sup>η</sup>προσομοίωση με μείωση των διαστάσεων των τρανζίστορς και την προσθήκη memristors) το εύρος ζώνης είναι 11,3 MHz μειωμένο σε σχέση με την 3<sup>η</sup>περίπτωση και με κέρδος 3,6kΩ (ελαφρώς αυξημένο). Παρατηρείται λοιπόν ότι η παρουσία των memristors στο κύκλωμα του ενισχυτή μειώνει αρκετά το εύρος ζώνης

του ενισχυτή αλλά συγχρόνως βελτιώνει την είσοδο.

# Γραφικές παραστάσεις κέρδους- συχνότητας




(4<sup>η</sup> προσομοίωση) η THD είναι μεγαλύτερη από ότι στην τρίτη προσομοίωση. Παρατηρείτε ότι η παρουσία των memristors στο κύκλωμα του ενισχυτή δεν επηρεάζει το ίδιο την THD σε όλες τις κλίμακες ολοκλήρωσης. Στον παρακάτω πίνακα 5.4 παραθέτουμε τα στοιχεία και των τεσσάρων περιπτώσεων για να μπορέσουμε να τα συγκρίνουμε και να καταλήξουμε σε συμπεράσματα Συγκρίνοντας ανά δύο τις περιπτώσεις, την  $1^{\eta}$  με την  $2^{\eta}$  και την,  $3^{\eta}$  με την  $4^{\eta}$  όπου η μόνη διαφορά τους είναι η εισαγωγή των memristor προκύπτουν τα ακόλουθα.

Πίνακας 5.4 Συγκεντρωτικός πίνακας για τις τέσσερις περιπτώσεις.				
Περιπτώσεις	1 <sup>η</sup> περίπτωση (χωρίς memristor)	2 <sup>η</sup> περίπτωση (με memristor)	3 <sup>η</sup> περίπτωση (με μειωμένες διαστάσεις στα τρανζίστορ αλλα χωρίς memristor)	4 <sup>η</sup> περίπτωση (με μειωμένες διαστάσεις στα τρανζίστορ και με memristor)
Bandwidth	6 MHz	5.3 MHz	23 MHz	11.3 MHz
Gain	5.2 kΩ	5.7 kΩ	2.3 kΩ	3.6 kΩ
Chip-area	2.541μm <sup>2</sup>	2.182,4μm <sup>2</sup>	203,1μm <sup>2</sup>	169,6μm²
Linear range	-140μΑ- 60μΑ	-15 μΑ-80μΑ	-270µA180µA	-15µA-150µA
Power consumption	1.396 µW	1.154 μW	2.316 µW	1.177 μW

## 3.1.1 1<sup>η</sup>και 2<sup>η</sup>

- Η κατανάλωση ενέργειας είναι μικρότερη στην 2<sup>η</sup> από ότι στην 1<sup>η</sup>, (1154µW < 1396µW) (-17,34%).</li>
- 2. Οι διαστάσεις της συσκευής είναι μικρότερες (-13,05%).
- Το κέρδος (ενισχυμένο σήμα) είναι μεγαλύτερο (9,6).
- 4. Το εύρος συχνοτήτων μειώνεται από 6MHz σε 5,3MHz (-11,6%).
- 5. Έχουμε μικρότερη διακύμανση του κέρδους στις μεταβολές της θερμοκρασίας.

## 3.1.2 $3^{\eta}$ και $4^{\eta}$

- 1. Το εύρος συχνοτήτων μειώνεται σε πολύ μεγάλο βαθμό(-11,6%).
- 2. Το κέρδος (ενισχυμένο σήμα) είναι μεγαλύτερο.
- 3. Οι διαστάσεις της συσκευής είναι μικρότερες.
- 4. Η κατανάλωση ενέργειας είναι μικρότερη στην 4<sup>η</sup> από ότι στην 3<sup>η</sup>, (1154μW < 1396μW) (-17,34%).

## 3.1.3 $2^{\eta}$ και $4^{\eta}$

Επίσης συγκρίνοντας τις δύο καλύτερες περιπτώσεις 2<sup>η</sup> και 4<sup>η</sup> που εμπεριέχουν τα memristors στο σχεδιασμό των κυκλωμάτων, έχουμε :

- 1. Το εύρος συχνοτήτων αυξάνεται.
- 2. Τι κέρδος μειώνεται.
- 3. Οι διαστάσεις μειώνονται σε μεγάλο βαθμό.
- 4. Μεγαλύτερη κατανάλωση σε πολύ μικρό βαθμό.

Παρακάτω παραθέτουμε τον προηγούμενο συγκεντρωτικό πίνακα σε μορφή ποσοστών με βάση την 1<sup>η</sup> περίπτωση.

Πίνακας 5.5 Συγκεντρωτικός πίνακας επί τις εκατό (%) για τις τέσσερις περιπτώσεις.				
Περιπτώσεις	1 <sup>η</sup> περίπτωση (χωρίς memristor)	2 <sup>η</sup> περίπτωση (με memristor)	3 <sup>η</sup> περίπτωση (με μειωμένες διαστάσεις στα τρανζίστορ αλλα χωρίς memristor)	4 <sup>η</sup> περίπτωση (με μειωμένες διαστάσεις στα τρανζίστορ και με memristor)
Bandwidth %	-	-11,6	283,3	88,3
Gain %	-	9,6	-55,77	-30,77
Chip-area %	-	-13,05	-92	-93,33
Linear range %	-	-52,5	125	-17,5
power consumption %	-	-17,34	65,9	-15,69

# ΠΙΝΑΚΑΣ ΟΡΟΛΟΓΙΑΣ

Ξενόγλωσσος όρος	Ελληνικός Όρος	
OR	Υλοποιεί τη λογική πράξη «Διάζευξη». Η έξοδος είναι 1, όταν τουλάχιστον μια είσοδος είναι 1.	
AND	Υλοποιεί τη λογική πράξη «Σύζευξη». Η έξοδος είναι 1, όταν όλες οι είσοδοι είναι 1.	
NOT	Υλοποιεί τη λογική πράξη «Άρνηση». Όταν η είσοδος είναι 1 η έξοδος είναι 0, ενώ όταν η είσοδος είναι 0 η έξοδος είναι 1, δηλαδή αντιστρέφει την αξία της εισόδου.	
NOR	Αποτελείται από μια πύλη OR και μια πύλη NOT. Η έξοδός της είναι 1, όταν και οι δύο είσοδοι είναι 0, ενώ σε κάθε άλλη περίπτωση έχει έξοδο 0.	
NAND	Αποτελείται από μια πύλη AND και μια πύλη NOT. Έχει έξοδο 0, όταν όλες οι είσοδοι είναι 1, ενώ σε κάθε άλλη περίπτωση έχει έξοδο 1.	
XOR	Υλοποιεί τη λογική πράξη «Αποκλειστική διάζευξη. Η έξοδος είναι 1, όταν οι τιμές στις εισόδους είναι διαφορετικές μεταξύ τους.	
XNOR	Η έξοδος είναι 1, όταν οι τιμές στις εισόδους είναι όμοιες μεταξύ τους.	
HALF ADDER	Ημιαθροιστής	
FULL ADDER	Πλήρης αθροιστής	
HALF SUBTRACTOR	Ημιαφαιρέτης	
FULL SUBTRACTOR	Πλήρης αφαιρέτης	
R <sub>ON</sub>	Η ελάχιστη δυνατή τιμή της αντίσταση που μπορεί να πάρει ένα memristor	
R <sub>OFF</sub>	Η μέγιστη δυνατή τιμή της αντίσταση που μπορεί να πάρει ένα memristor	
A <sub>v</sub>	Το κέρδος του ενισχυτή.	
V <sub>READ</sub>	Τάση της πηγής στην εικόνα 5.7.	
F <sub>READ</sub>	Συχνότητα της πηγής στην εικόνα 5.7.	
T <sub>READ</sub>	Περίοδος της πηγής στην εικόνα 5.7.	
V <sub>IN</sub>	Μη αναστρέφουσα είσοδος του συγκριτή.	
V <sub>F</sub>	Η τάση του ελεγκτή.	
V <sub>BIAS</sub>	Η τάση στην μη αναστρέφουσα είσοδος του ΟΡ1.	
I <sub>DC</sub>	DC ρεύμα που διαρρέει το memristor της εικόνας 5.7.	
M(t <sub>s</sub> )	Η τιμή της μνημοαντίστασης για χρόνο t <sub>s</sub> .	
$\Delta M_{ERR}$	Το μέγιστο σφάλμα κατά τον προγραμματισμό του memristor.	
A <sub>VO</sub>	Το κέρδος τάσης του ανοικτού βρόχου του ενισχυτή κοινής πηγής της εικόνας 5.10.	

r <sub>0</sub>	Η εσωτερική αντίσταση του ενισχυτή κοινής πηγής της εικόνας 5.10.	
r <sub>in</sub>	Η αντίσταση εισόδου του ενισχυτή κοινής πηγής της εικόνας 5.10.	
r <sub>out</sub>	Η αντίσταση εξόδου του ενισχυτή κοινής πηγής της εικόνας 5.10.	
r <sub>s</sub>	Το αντίθετο της διαγωγιμότητας (g <sub>m</sub> )του MOSFET.	
A <sub>CM</sub>	Το κέρδος του διαφορικού ενισχυτή.	
M <sub>D</sub>	Memristor ενισχυτή κοινής πηγής.	
M <sub>s</sub>	Memristor ενισχυτή κοινού απαγωγού.	
M <sub>SS</sub>	Memristor διαφορικού ενισχυτή.	

TEAM	Threshold Adaptive Memristor Model	
XOR	Exclusive OR	
XNOR	Exclusive NOR	
MAGIC	Memristor Aided IoGIC	
MRL	Memristor Ratioed Logic	
НА	Half Adder	
FA	Full Adder	
HS	Half Subtractor	
FS	Full Subtractor	
OP1	operational amplifier 1	
ют	Internet of Things	
TIA	transimpedance amplifiers	
comp	comparator	
THD	Total Harmonic Distortion	

## ΣΥΝΤΜΗΣΕΙΣ – ΑΡΚΤΙΚΟΛΕΞΑ – ΑΚΡΩΝΥΜΙΑ

### ΠΑΡΑΡΤΗΜΑ

```
%-----A.Joglekar et al window function-----A.Joglekar et al window
clc;clear;
x=0:1/1000:1;p=[1 2 4 6 8 10];
f1=1-((2.*x)-1).^{(2.*p(1))};
f2=1-((2,*x)-1).^{(2,*p(2))};
f4=1-((2.*x)-1).^{(2.*p(3))};
f6=1-((2.*x)-1).^{(2.*p(4))};
f8=1-((2.*x)-1).*(2.*p(5));
f10=1-((2.*x)-1).^{(2.*p(6))};
plot(x,f1,'r-',x,f2,'b-',x,f4,'g-',x,f6,'y-',x,f8,'m-',x,f10,'c-
', 'linewidth', 2)
set(gcf,'color','w');
legend('x=1','x=2','x=4','x=6','x=8','x=10')
title('A.Joglekar et al window function');
ylabel('f(x)');xlabel('x');grid;
%-----B Biolek et al window function-----B Biolek et al window
____
clc;clear;
x=0:1/1000:1;
p=[1 2 4 6 8 10];
f11=1-(x-1).^{(2.*p(1))};
f12=1-(x-1).^{(2.*p(2))};
f14=1-(x-1).^{(2.*p(3))};
f16=1-(x-1).^{(2.*p(4))};
f18=1-(x-1).^{(2.*p(5))};
f110=1-(x-1).^{(2.*p(6))};
plot(x,f11,'r-',x,f12,'b-',x,f14,'g-',x,f16,'y-',x,f18,'m-
',x,f110,'c-','linewidth',2)
hold on
f01=1-(x).^{(2.*p(1))};
f02=1-(x).^{(2.*p(2))};
f04=1-(x).^{(2.*p(3))};
f06=1-(x).^{(2.*p(4))};
f08=1-(x).^{(2.*p(5))};
f010=1-(x).^{(2.*p(6))};
plot(x,f01,'r-',x,f02,'b-',x,f04,'g-',x,f06,'y-',x,f08,'m-
',x,f010,'c-','linewidth',2)
hold off
set(gcf,'color','w');
legend('x=1','x=2','x=4','x=6','x=8','x=10')
title('B Biolek et al window function');
ylabel('f(x)');
xlabel('x');grid;
%-----Prodromakis et al window function----
clc;clear;
x=0:1/10000:1;p=[1 2 4 6 8 10];
f11=1-((((x-0.5).^2)+0.75).^p(1));
f12=1-((((x-0.5).^2)+0.75).^p(2));
```

```
f13=1-((((x-0.5).^2)+0.75).^p(3));
f14=1-((((x-0.5).^2)+0.75).^p(4));
f15=1-((((x-0.5).^2)+0.75).^p(5));
f16=1-((((x-0.5).^2)+0.75).^p(6));
subplot(2,1,1)
plot(x,f11,'r-',x,f12,'b-',x,f13,'g-',x,f14,'y-',x,f15,'m-
',x,f16,'c-','linewidth',2);
legend('p=1','p=2','p=3','p=4','p=5','p=6')
title('Prodromakis
                                             al
                                                           window
                              et
function');ylabel('f(x)');xlabel('x');
set(gcf, 'color', 'w');grid;
p=[1 2 3 4 5 10];
q=[0.2 \ 0.4 \ 0.6 \ 0.8 \ 1.0 \ 1.2];
f21=g(1)*(1-(((x-0.5).^2)+0.75).^p(6)));
f22=g(2)*(1-((((x-0.5).^2)+0.75).^p(6)));
f23=g(3)*(1-((((x-0.5).^2)+0.75).^p(6)));
f24=g(4)*(1-(((x-0.5).^2)+0.75).^p(6)));
f25=g(5)*(1-((((x-0.5).^2)+0.75).^p(6)));
f26=g(6)*(1-((((x-0.5).^2)+0.75).^p(6)));
subplot(2,1,2)
plot(x,f21,'r-',x,f22,'b-',x,f23,'q-',x,f24,'y-',x,f25,'m-
',x,f26,'c-','linewidth',2);
legend('j=0.2','j=0.4','j=0.6','j=0.8','j=10.0','j=1.2')
                                                              for
title('Prodromakis
                       et
                              al
                                     window function
p=10');ylabel('f(x)');xlabel('x');
set(gcf, 'color', 'w');grid;
%-----Piecewise linear window function-----Piecewise
clc;clear;
x=0: (1/3)/1000:1/3;p=[1 2 4 6 8 10];
f11=(3*p(1)*x)./20; f12=(3*p(2)*x)./20; f13=(3*p(3)*x)./20;
f14=(3*p(4)*x)./20; f15=(3*p(5)*x)./20; f16=(3*p(6)*x)./20;
plot(x,f11,'r-',x,f12,'b-',x,f13,'g-',x,f14,'y-',x,f15,'m-
',x,f16,'c-','linewidth',2);
title('Piecewise
                                                           window
                                   linear
function');ylabel('f(x)');xlabel('x');
hold on
x=1/3:((2/3)-(1/3))/1000:2/3;
f21=p(1)./20; f22=p(2)./20; f23=p(3)./20;
f24=p(4)./20; f25=p(5)./20; f26=p(6)./20;
plot(x,f21,'r-',x,f22,'b-',x,f23,'q-',x,f24,'y-',x,f25,'m-
',x,f26,'c-','linewidth',2);
x=2/3:(1-(1/3))/1000:1;
f31=(3*p(1)*(1-x))./20; f32=(3*p(2)*(1-x))./20; f33=(3*p(3)*(1-x))./20;
x))./20;
f34=(3*p(4)*(1-x))./20; f35=(3*p(5)*(1-x))./20; f36=(3*p(6)*(1-x))./20;
x))./20;
plot(x,f31,'r-',x,f32,'b-',x,f33,'g-',x,f34,'y-',x,f35,'m-
',x,f36,'c-','linewidth',2);
legend('p=1','p=2','p=4','p=6','p=8','p=10');
hold off
set(gcf, 'color', 'w');grid;
```

```
%------NonLinear window function------NonLinear window
clc;clear;x=0:(1/5)/1000:1/5;
p=[1 2 4 6 8 10];
f1=x.^{(1/p(1))};
f2=x.^{(1/p(2))};
f3=x.^{(1/p(3))};
f4=x.^{(1/p(4))};
f5=x.^{(1/p(5))};
f6=x.^{(1/p(6))};
plot(x,f1,'r-',x,f2,'b-',x,f3,'g-',x,f4,'y-',x,f5,'m-',x,f6,'c-
','linewidth',2);
title('Nonlinear window function');ylabel('f(x)');xlabel('x');
hold on
x=1/5:((4/5)-(1/5))/1000:4/5;
f12=1./(5.^{(1/p(1))});
f22=1./(5.^{(1/p(2))});
f32=1./(5.^(1/p(3)));
f42=1./(5.^{(1/p(4))});
f52=1./(5.^{(1/p(5))});
f62=1./(5.^{(1/p(6))});
plot(x,f12,'r-',x,f22,'b-',x,f32,'g-',x,f42,'y-',x,f52,'m-
',x,f62,'c-','linewidth',2);
x=4/5:((1)-(4/5))/1000:1;
f13=abs((x-1).^{(1/p(1))});
f23=abs((x-1).^{(1/p(2))});
f33=abs((x-1).^{(1/p(3))});
f43=abs((x-1).^{(1/p(4))});
f53=abs((x-1).^{(1/p(5))});
f63=abs((x-1).^{(1/p(6))});
plot(x,f13,'r-',x,f23,'b-',x,f33,'g-',x,f43,'y-',x,f53,'m-
',x,f63,'c-','linewidth',2);
legend('p=1','p=2','p=4','p=6','p=8','p=10');
hold off
set(gcf,'color','w');grid;
%------Zhas window function------
clc;clear;
x=0:1/1000:1;p=[1 2 4 6 8 10];
q = [1];
f11=g(1) . * (1-((0.25.*(x.^2))+0.75).^p(1));
f12=q(1) \cdot (1-((0.25 \cdot (x.^2))+0.75) \cdot p(2));
f13=g(1) .* (1-((0.25.*(x.^2))+0.75).^p(3));
f14=g(1) . * (1-((0.25.*(x.^2))+0.75).^p(4));
f15=g(1) . * (1-((0.25.*(x.^2))+0.75).^p(5));
f16=g(1) . * (1-((0.25.*(x.^2))+0.75).^p(6));
plot(x,f11,'r-',x,f12,'b-',x,f13,'g-',x,f14,'y-',x,f15,'m-
',x,f16,'c-','linewidth',2);
%legend('p=1','p=2','p=4','p=6','p=8','p=10')
%title('Zhas window function');ylabel('f(x)');xlabel('x');
hold on
f21=q(1) \cdot (1-((0.25 \cdot ((x-1) \cdot 2))+0.75) \cdot p(1));
f22=g(1) \cdot (1-((0.25 \cdot ((x-1) \cdot 2))+0.75) \cdot p(2));
f23=g(1) . * (1-((0.25.*((x-1).^2))+0.75).^p(3));
```

```
f24=g(1) \cdot (1-((0.25 \cdot ((x-1) \cdot 2))+0.75) \cdot p(4));
f25=g(1) . * (1-((0.25.*((x-1).^2))+0.75).^p(5));
f26=g(1) \cdot (1-((0.25 \cdot ((x-1) \cdot 2))+0.75) \cdot p(6));
plot(x,f21,'r-',x,f22,'b-',x,f23,'q-',x,f24,'y-',x,f25,'m-
',x,f26,'c-','linewidth',2);
legend('p=1','p=2','p=4','p=6','p=8','p=10')
title('Zhas window function');ylabel('f(x)');xlabel('x');
hold off
set(gcf, 'color', 'w');grid;
clc;clear;
Ron=75; Roff=16000; Rinit=11000; %DR=Roff-Ron;
t=0: (3-0) /1000:3; R0=(Roff-Rinit) / (Roff-Ron);
f1=1;v1=1.2;
[t1,x]=ode113(@ODE Memri joglekar,t,R0);
Voltage1=v1*sin(f1*2*pi*t1);
memristance1 = (Roff. * (1-x)) + (Ron. *x);
I1=Voltage1./memristance1;
[t2,x]=ode113(@ODE Memri prodromakis,t,R0);
Voltage1=v1*sin(f1*2*pi*t2);
memristance2=(Roff.*(1-x))+(Ron.*x);
I2=Voltage1./memristance2;
[t3,x]=ode113(@ODE Memri biolek,t,R0);
Voltage1=v1*sin(f1*2*pi*t3);
memristance3=(Roff.*(1-x))+(Ron.*x);
I3=Voltage1./memristance3;
[t4,x]=ode113(@ODE Memri piecewise linear,t,R0);
Voltage1=v1*sin(f1*2*pi*t4);
memristance4=(Roff. *(1-x)) + (Ron. *x);
I4=Voltage1./memristance4;
[t5,x]=ode113(@ODE Memri nonlinear,t,R0);
Voltage1=v1*sin(f1*2*pi*t5);
memristance5=(Roff. *(1-x)) + (Ron. *x);
I5=Voltage1./memristance5;
[t6,x]=ode113(@ODE Memri zhas,t,R0);
Voltage1=v1*sin(f1*2*pi*t6);
memristance6=(Roff.*(1-x))+(Ron.*x);
I6=Voltage1./memristance6;
plot(t1,memristance1,'r--',t2,memristance2,'b--
',t3,memristance3,'g--',t4,memristance4,'m--
',t5,memristance5,'c--',t6,memristance6,'y--','linewidth',2.5);
title('Memristance for all models');set(gcf,'color','w');
ylabel('Memristance');xlabel('time');grid;
legend('joglekar','prodromakis','biolek','piecewise linear','non
linear','zhas');
figure
```

```
subplot(2,3,1)
plot(Voltage1,I1,'r-','linewidth',2);grid;title('Memristance
joglekar');
ylabel('Current');xlabel('Voltage');
legend('joglekar');
subplot(2,3,2)
plot(Voltage1,I2,'b-','linewidth',2);grid;title('Memristance
prodromakis');
ylabel('Current');xlabel('Voltage');
legend('prodromakis');
subplot(2,3,3)
plot(Voltage1,I3,'g-','linewidth',2);grid;title('Memristance
biolek');
ylabel('Current');xlabel('Voltage');
legend('biolek');
subplot(2,3,4)
plot(Voltage1,I4,'m-','linewidth',2);grid;title('Memristance
piecewise linear');
ylabel('Current');xlabel('Voltage');
legend('piecewise linear');
subplot(2,3,5)
plot(Voltage1, I5, 'c-', 'linewidth', 2);grid;title('Memristance
nonlinear');
ylabel('Current');xlabel('Voltage');
legend('nonlinear');
subplot(2,3,6)
plot(Voltage1, I6, 'y-', 'linewidth', 2);grid;title('Memristance
zhas');
ylabel('Current');xlabel('Voltage');
legend('zhas');
set(gcf,'color','w');set(gca,'color','w');
function [ dx ] = ODE Memri zhas( t,x)
D=10e-9; Ron=75; Roff=16000; DR=Roff-Ron; mn=1e-14;
f1=1;v1=1.2;g=1;p=10;
Voltage=v1*sin(f1*2*pi*t);
if x \ge 0
fx=g.*(1-((0.25.*(x.^2))+0.75).^p);
else
fx=g.*(1-((0.25.*((x-1).^2))+0.75).^p);
end
memristance=(Roff.*(1-x))+(Ron.*x);
dx=(mn*Ron)/(D^2)*(Voltage/memristance)*fx;
end
function [ dx ] = ODE Memri prodromakis( t,x)
D=10e-9; Ron=75; Roff=16000; DR=Roff-Ron; mn=1e-14;
f1=1;v1=1.2;g=1;p=10;
```

```
Voltage=v1*sin(f1*2*pi*t);
fx=g*(1-((((x-0.5).^2)+0.75).^p));
memristance=(Roff.*(1-x))+(Ron.*x);
dx=(mn*Ron)/(D^2)*(Voltage/memristance)*fx;
end
function [ dx ] = ODE Memri piecewise linear( t,x)
D=10e-9; Ron=75; Roff=16000; DR=Roff-Ron; mn=1e-14;
f1=1;v1=1.2;p=10;
Voltage=v1*sin(f1*2*pi*t);
if x<=1/3
    fx=(3*p*x)./20;
elseif x>1/3 & x<=2/3
    fx=p./20;
else
    fx=(3*p*(1-x))./20;
end
memristance=(Roff.*(1-x))+(Ron.*x);
dx=(mn*Ron)/(D^2)*(Voltage/memristance)*fx;
end
function [ dx ] = ODE Memri nonlinear( t,x)
D=10e-9; Ron=75; Roff=16000; DR=Roff-Ron; mn=1e-14;
f1=1;v1=1.2;p=10;
Voltage=v1*sin(f1*2*pi*t);
if x<=1/5
    fx=x.^{(1/p)}
elseif x>1/5 & x<=4/5
    fx=1./(5.^(1/p));
else
    fx=abs((x-1).^{(1/p)});
end
memristance=(Roff.*(1-x))+(Ron.*x);
dx=(mn*Ron)/(D^2)*(Voltage/memristance)*fx;
end
function [dx] = ODE Memri joglekar(t,x)
D=10e-9; Ron=75; Roff=16000; DR=Roff-Ron; mn=1e-14;
f1=1;v1=1.2;p=10;
Voltage=v1*sin(f1*2*pi*t);
fx=1-(((2*x)-1).^{(2*p)});
memristance=(Roff.*(1-x))+(Ron.*x);
dx=(mn*Ron)/(D^2)*(Voltage/memristance)*fx;
end
function [ dx ] = ODE Memri biolek( t,x)
D=10e-9; Ron=75; Roff=16000; DR=Roff-Ron; mn=1e-14;
f1=1;v1=1.2;p=10;
Voltage=v1*sin(f1*2*pi*t);
if x \ge 0
fx=1-((x-1).^{(2.*p)});
else
fx=1-((x).^{(2.*p)});
```

#### end

```
memristance=(Roff.*(1-x))+(Ron.*x);
dx=(mn*Ron)/(D^2)*(Voltage/memristance)*fx;
end
```

```
%-----All window function in one plot------
clc;clear;
x=0:1/1000:1;p=[10];g=[1];
%-----A.Joglekar----
f1=1-((2.*x)-1).^{(2.*p(1))};
%-----B Biolek-----
f21=1-(x-1).^{(2.*p(1))};
f22=1-(x).^{(2.*p(1))};
%-----Prodromakis-----
f31=1-((((x-0.5).^2)+0.75).^p(1));
f32=g(1)*(1-((((x-0.5).^2)+0.75).^p(1)));
%-----Piecewise linear-----
x41=0: (1/3)/1000: 1/3;
f41=(3*p(1)*x41)./20;
x42=1/3: ((2/3) - (1/3))/1000:2/3;
f42=p(1)./20;
x43=2/3: (1-(2/3))/1000:1;
f43=(3*p(1)*(1-x43))./20;
%-----nonLinear window-----
x51=0:(1/5)/1000:1/5;
f51=x51.^{(1/p(1))};
x52=1/5:((4/5)-(1/5))/1000:4/5;
f52=1./(5.^(1/p(1)));
x53=4/5:((1)-(4/5))/1000:1;
f53=abs((x53-1).^{(1/p(1))};
f61=g(1) . * (1-((0.25.*(x.^2))+0.75).^p(1));
f62=g(1) \cdot (1-((0.25 \cdot ((x-1) \cdot 2))+0.75) \cdot p(1));
plot(x,f1,'r-',x,f21,'b-',x,f22,'b-',x,f31,'g-',x,f32,'g-
',x41,f41,'y-',x42,f42,'y-',x43,f43,'y-',x51,f51,'m-
', x52, f52, 'm-', x53, f53, 'm-', x, f61, 'c-', x, f62, 'c-
', 'linewidth',3);
set(gcf,'color','w');
title('All window function in one plot');
ylabel('f(x)');xlabel('x');grid;
%-----benderli strukov window function-----benderli
clc;clear;
x=0:1/1000:1
f=x.*(1-x);
plot(x,f,'r-','linewidth',2)
set(gcf,'color','w');
legend('x(1-x)')
title('benderli strukov window function');
ylabel('f(x)');xlabel('x');grid;
```

## ΑΝΑΦΟΡΕΣ

- [1]. L.O. Chua, Memristor the missing circuit element, IEEE Transactions on Circuit Theory, vol. 18(5), pp. 507-519 (1971)
- [2]. https://www.ieee.org/
- [3]. L. O. Chua, "Memristor The missing circuit element," IEEE Trans. Circuit Theory, vol. CT-18, pp. 507 519, Sept. 1971
- [4]. D. B. Strukov, G. S. Snider, D. R. Stewart, R.S.Williams, "The missing memristor found," Nature 453, 80–83(2008).
- [5]. <u>https://www.voria.gr/article/epitimos-didaktor-tou-apth-o-kathigitis-pou-epinoise-to- memristor</u>
- [6]. Memristor: A New Concept in Synchronization of Coupled Neuromorphic Circuits Ch. K. Volos, I.
   M. Kyprianidis, I. N. Stouboulos, E. Tlelo-Cuautle and S. Vaidyanathan
- [7]. Βιβλίο Σήματα, Συστήματα & Κυκλώματα συνεχούς χρόνου- Ηρακλής Γ. Δημόπουλος
- [8]. L.O. Chua and S.M. Kang, Memristive devices and systems, In Proceedings of the IEEE, vol 64, pp. 209-223 (1976).
- [9]. Memory Technology for the Post CMOS Era, ITRS IEEE Circuits & Device, March/April 2005.
- [10]. O. Carp, C.L. Huisman, A. Reller, Photoinduced reactivity of titanium dioxide, Progress in Solid State Chemistry, 32, (2004), 33-177
- [11]. http://el.wikipedia.org/
- [12]. Topoglidis E., Cass A. E. G., Gilardi G., Sadeghi S., Beaumont N. and Durrant J. R., "Protein adsorption on nanocrystalline TiO2 films: an immobilisation strategy for Bioanalytical Devices", Analytical Chemistry, 70, 5111-5113 (1998)
- [13]. Memristor The Fourth Fundamental Circuit Element Swapnil S Nalawade and Varsharani D Nikam
- [14]. Mathematical Modeling of Memristors Yasin Oğuz
- [15]. Joglekar YN, Wolf SJ. The elusive memristor: Properties of basic electrical circuits. European Journal of Physics. 2009;30(4):661-675. DOI: 10.1088/0143-0807/30/4/001
- [16]. Biolek Z, Biolek D, Biolkova V. SPICE model of memristor with nonlinear dopant drift. Radioengineering. 2009;18(2):210-214
- [17]. Prodromakis T, Peh BP, Papavassiliou C, Toumazou C. A versatile memristor model with nonlinear dopant kinetics. IEEE Transactions on Electron Devices. 2011;58(9):3099-3105. DOI: 10.1109/TED.2011.2158004
- [18]. Yu, J., Mu, X., Xi, X., Wang, S.: Radioengineering 22(4), 969 (2013)
- [19]. Ahmed G. Radwan Mohammed E. Fouda On the Mathematical Modeling of Memristor, Memcapacitor and Meminductor
- [20]. Zha J, Huang H, Liu Y. A novel window function for memristor model with application in programming analog circuits. IEEE Transactions On Circuits and Systems—II:Express Briefs. 2016;63(5):423- 427.DOI:0.1109/TCSII.2015.2505959
- [21]. Kvatinsky, S., Friedman, E, Kolodny, A., Weiser, U.: IEEE Trans. Circuits Syst. I: Regul. Pap. 60(1), 211 (2013). doi:10.1109/TCSI.2012.2215714
- [22]. A Study of the Memristor Models and Applications Vahid Keshmiri Department of Electrical Engineering Linkoping universitet
- [23]. Development of a modeling methodology for circuits with Memristors by Carlos Manuel Hern´andez Mej´ıa
- [24]. Memristive Devices and Circuits for computing memory and neuromorphic applications by Omid Kavehei
- [25]. Logic Design with Memristors Winder 2011,2012 Technion, Israel Institute of Technology
- [26]. A HIGH FREQUENCY MEMRISTOR EMULATOR CIRCUIT By Manu ChilukuriPresented to the Faculty of the Graduate School of The University of Texas
- [27]. Logic Design with Memristors, B.S.c Semesterial Project Winter 2011-12, Guy Satat 039934765 Nimrod Wald– 021631676, Supervised by Shahar Kvatinsky, Technion – Israel Institute of Technology.
- [28]. Logic Design with Memristors, Shahar Kvatinsky, Technion Israel Institute of Technology, ACRC Workshop March 2012.
- [29]. Logic Design with Memristors, B.S.c Semesterial Project Winter 2011-12, Guy Satat 039934765 Nimrod Wald – 021631676, Supervised by Shahar Kvatinsky, Technion – Israel Institute of Technology.
- [30]. MRL Memristor Ratioed Logic, Shahar Kvatinsky, Nimrod Wald, Guy Satat, Avinoam Kolodny, and Uri C. Weiser, Department of Electrical Engineering, Technion Israel Institute of

Technology, Haifa 32000 ISRAEL, Eby G. Friedman, Department of Electrical and Computer Engineering, University of Rochester, Rochester, New York 14627 USA.

- [31]. Memristor-based Imply logic design procedure, Shahar Kvatinsky, Avinoam Kolodny, and Uri C. Weiser, Department of Electrical Engineering Technion – Israel Institute of Technology, Haifa 32000 ISRAEL.
- [32]. Optimized implementation of Memristor-base Full adder by material implication logic. Mehri Teimoory, Amirali Amirsoleimani, Jafar Shamsi, Arash Ahmadi, Shahpour Alirezaee, Majid Ahmadi.
- [33]. Memristor-Based Material Implication (IMPLY) Logic: Design Principles and MethodologiesShahar Kvatinsky, Student Member, IEEE, Guy Satat, Nimrod Wald, Eby G. Friedman, Fellow, IEEE, Avinoam Kolodny, Senior Member, IEEE, and Uri C. Weiser, Fellow, IEEE.
- [34]. Implementation Of Configurable Amplifier Using Memristor P.Kamalakannan1,R.Venkatesan2, P.Srinivasan3
- [35]. V. PERSHIN AND M. DI VENTRA, "PRACTICAL APPROACH TO PROGRAMMABLE ANALOG CIRCUITS WITH MEMRISTORS," IEEE TRANS. CIRCUITS SYST. I. REG.PAPERS, VOL. 57, NO. 8, PP. 1857–1864, SEPT. 2010.
- [36]. Development of a modeling methodology for circuits with memristors by Carlos Manuel Hern´andez Mej´ıa
- [37]. L. O. Chua, "Memristor the missing circuit element", IEEE Trans. Circuit Theory, vol 18, no. 5, pp. 507-519, 1971.
- [38]. T. Prodromakis, C. Toumazou, L.O. Chua, "Two centuries of memristors", Nature Materials 11, 478-481, 2012.
- [39]. D. B. Strukov, G. S. Snider, and R. S. Williams, "The missing memristor found", Nature, vol 453, no 7191, pp 80-83, 2008.
- [40]. Y. V. Pershin, J. Martinez-Rincon, "Memory circuit elements: from systems to applications", arXiv:1006.3598v1, 2010.
- [41]. High Precision Analogue Memristor State Tuning R. Berdan, T. Prodromakis, and C. Toumazou.
- [42]. Y. V. Pershin,et al, "Practical approach to programmable analog circuits with memristors", arXiv:0908.3162v2, 17 Jan 2010.
- [43]. Y. V. Pershin, M. Di Ventra, "Experimental demonstration of associative memory with memristive neural networks", Neural Networks 23 (2010), pp. 881-886.
- [44]. F. Alibart, L. Gao, B. Hoskins, D. B. Strukov, "High precision tuning of state for memristive devices by adaptable variationtolerant algorithm", Nanotechnology 23, 2012.
- [45]. S. Shin et al, "Memristor Applications for Programmable Analog ICs", IEEE Trans. on Nanotechnology Vol. 10, No 2. March 2011.
- [46]. W. Yi, F. Perner, et al, "Feedback write scheme for memristive switching devices", Applied Physics A, 102:973-982, 2011.
- [47]. K. Hyongsuk, Pd. Maheshwar, L. Chua et al, "Memristor-based Multilevel Memory", 12th International Workshop on Cellular Nanoscale Networks and their Applications, 2010.
- [48]. Y. V. Pershin, et al, "Practical approach to programmable analog circuits with memristors", arXiv:0908.3162v2, 17 Jan 2010.
- [49]. D. B. Strukov, G. S. Snider, and R. S. Williams, "The missing memristor found", Nature, vol 453, no 7191, pp 80-83, 2008.
- [50]. T. Prodromakis, B. P. Peh et al, "A Versatile Memristor Model with Nonlinear Dopant Kinetics", IEEE Trans. on Electronic Devices, vol. 58, issue. 9, pp. 3099-3105, Sept. 2011.
- [51]. On Design of Memristive Amplifier Circuits Timur Ibrayev, Irina Fedorova, Akshay Kumar Maan Alex Pappachen James
- [52]. Mallinson, M. and Spitalny, P. (1993) Programmable Gain Amplifier. US Patent No. 5233309. US Patent and Trademark Office, Washington DC.
- [53]. Rajendran, J., Manem, H., Karri, R. and Rose, G.S. (2010) Memristor Based Programmable Threshold Logic Array. Proceedings of the 2010 IEEE/ACM International Symposium on Nanoscale Architectures, Anaheim, 17-18 June 2010, 5-10. <u>http://dx.doi.org/10.1109/NANOARCH.2010.5510933</u>
- [54]. O. Krestinskaya, T. Ibrayev, and A. P. James, "Hierarchical temporal memory features with memristor logic circuits for pattern recognition," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2017.
- [55]. O. Krestinskaya, K. N. Salama, and A. P. James, "Analog backpropagation learning for memristive crossbar neural networks," in Circuits and Systems (ISCAS), 2018 IEEE

International Symposium on. IEEE, 2018.

- [56]. A. R. Ghorbani and M. B. Ghaznavi-Ghoushchi, "A 35.6dB, 43.3% PAE class E differential power amplifier in 2.4GHz with cross coupling neutralization for IoT applications," in 2016 24th Iranian Conference on Electrical Engineering (ICEE), May 2016, pp. 490–495.
- [57]. S. Mumtaz, A. Alsohaily, Z. Pang, A. Rayes, K. F. Tsang, and J. Rodriguez, "Massive Internet of Things for Industrial Applications: Addressing Wireless IIoT Connectivity Challenges and Ecosystem Fragmentation," IEEE Industrial Electronics Magazine, vol. 11, no. 1, pp. 28–33, March 2017.
- [58]. H. Garcia-Vazquez, F. C. Dualibe, and G. Popov, "A 0.5 V fully differential transimpedance amplifier in 65-nm CMOS technology," in 2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), Aug 2017, pp. 763–766.
- [59]. J. M. Saso, A. J. Lopez-Martin, M. P. Garde, and J. Ramirez-Angulo, "Power-efficient class AB fully differential amplifier," Electronics Letters, vol. 53, no. 19, pp. 1298–1300, 2017.
- [60]. J. Masuch and M. Delgado-Restituto, "A 1.1-mW-RX □81:4-dBm Sensitivity CMOS Transceiver for Bluetooth Low Energy," IEEE Transactions on Microwave Theory and Techniques, vol. 61, no. 4, pp. 1660–1673, April 2013.
- [61]. A. Selvakumar, M. Zargham, and A. Liscidini, "13.6 A 600 \_W Bluetooth low-energy frontend receiver in 0.13 \_m CMOS technology," in 2015 IEEE International Solid- State Circuits Conference - (ISSCC) Digest of Technical Papers, Feb 2015, pp. 1–3.
- [62]. K. L. Chang, J. S. Chang, B. H. Gwee, and K. S. Chong, "Synchronous- Logic and Asynchronous-Logic 8051 Microcontroller Cores for Realizing the Internet of Things: A Comparative Study on Dynamic Voltage Scaling and Variation Effects," IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol. 3, no. 1, pp. 23–34, March 2013.
- [63]. A. Irmanova and A. P. James, "Neuron inspired data encoding memristive multi-level memory cell," Analog Integrated Circuits and Signal Processing, pp. 1–6, 2018.
- [64]. D. Djekic, G. Fantner, J. Behrends, K. Lips, M. Ortmanns, and J. Anders, "A transimpedance amplifier using a widely tunable PVT-independent pseudo-resistor for high-performance current sensing applications," in ESSCIRC 2017 - 43rd IEEE European Solid State Circuits Conference, Sept 2017, pp. 79–82.
- [65]. D. Abd-elrahman, M. Atef, M. Abbas, and M. Abdelgawad, "Low power transimpedance amplifier using current reuse with dual feedback," in 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), Dec 2015, pp. 244–247.
- [66]. M. H. Taghavi, L. Belostotski, and J. W. Haslett, "A CMOS Low-Power Cross-Coupled Immittance-Converter Transimpedance Amplifier," IEEE Microwave and Wireless Components Letters, vol. 25, no. 6, pp. 403–405, June 2015.
- [67]. R. H. Mekky, P. V. Cicek, and M. N. El-Gamal, "Ultra low-power lownoise transimpedance amplifier for MEMS-based reference oscillators," in 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), Dec 2013, pp. 345–348.
- [68]. N. Dastanova, S. Duisenbay, O. Krestinskaya, and A. P. James, "Bitplane extracted movingobject detection using memristive crossbar-cam arrays for edge computing image devices," IEEE Access, vol. 6, pp. 18 954–18 966, 2018.
- [69]. Effects of Memristors on Fully Differential Transimpedance Amplifier Performance Berik Argimbayev, Olga Krestinskaya and Alex Pappachen James Department of Electrical and Computer Engineering Nazarbayev University, Astana, Kazakhstan
- [70]. D. B. Strukov, G. S. Snider, D. R. Stewart, and R. S. Williams, "The missing memristor found," nature, vol. 453, no. 7191, p. 80, 2008.
- [71]. H. H. Li, Z. Sun, X. Bi, W.-F. Wong, X. Zhu, and W. Wu, STTRAM Cache Hierarchy Design and Exploration with Emerging Magnetic Devices. New York, NY: Springer New York, 2014, pp. 169–199.