Ενσωμάτωση σε Σύστημα­ μιας­ Ψηφίδας ενός κλιμακώσιμου επιταχυντή συμπίεσης υπερφασματικών εικόνων

Διπλωματική Εργασία uoadl:2897990 115 Αναγνώσεις

Μονάδα:
ΠΜΣ Πληροφορικής και Τηλεπικοινωνιών με ειδίκευση Τεχνολογία Συστημάτων Υπολογιστών
Πληροφορική
Ημερομηνία κατάθεσης:
2020-02-24
Έτος εκπόνησης:
2020
Συγγραφέας:
Τσίγκανος Αντώνιος
Στοιχεία επιβλεπόντων καθηγητών:
Αντώνης Πασχάλης, Καθηγητής, Τμήμα Πληροφορικής και Τηλεπικοινωνιών, Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών
Πρωτότυπος Τίτλος:
Ενσωμάτωση σε Σύστημα­ μιας­ Ψηφίδας ενός κλιμακώσιμου επιταχυντή συμπίεσης υπερφασματικών εικόνων
Γλώσσες εργασίας:
Αγγλικά
Ελληνικά
Μεταφρασμένος τίτλος:
Ενσωμάτωση σε Σύστημα­ μιας­ Ψηφίδας ενός κλιμακώσιμου επιταχυντή συμπίεσης υπερφασματικών εικόνων
Περίληψη:
Η αυξανόμενη ζήτηση για λεπτομερείς πληροφορίες σχετικά με τις ανθρώπινες και γεωφυσικές διεργασίες στη Γη έχει οδηγήσει σε ταχείες εξελίξεις στους δορυφόρους παρατήρησης της Γης που είναι εξοπλισμένοι με υπερφασματικούς αισθητήρες απεικόνισης. Ταυτόχρονα έχει αναδειχθεί μια νέα εποχή, το `NewSpace' στη διαστημική τεχνολογία, όπου τα κόστη εκτόξευσης μειώνονται και οι κατασκευαστές εκμεταλλεύονται νέες προσεγγίσεις για την κατασκευή μικρών δορυφόρων χρησιμοποιώντας commercial-off-the-shelf συσκευές. Ωστόσο, η αύξηση του όγκου δεδομένων από τις αυξανόμενες ταχύτητες και ανάλυση στους υπερφασματικούς αισθητήρες, ανταγωνίζεται τους περιορισμένους πόρους αποθήκευσης του δορυφόρου και το διαθέσιμο εύρος ζώνης ζεύξης, καθιστώντας τη συμπίεση των υπερφασματικών εικόνων μια κρίσιμη λειτουργία του εν-πτήση υπολογιστικού συστήματος. Σε αυτή την εργασία εκμεταλλευόμαστε τις δυνατότητες μιας COTS SRAM FPGA SoC συσκευής για τη συμπίεση των υπερφασματικών εικόνων με πολύ υψηλή ταχύτητα. Η προτεινόμενη αρχιτεκτονική συμπιέζει υπερφασματικά δεδομένα χρησιμοποιώντας τον αλγόριθμο CCSDS 123.0-B-1. Ο κύβος υπερφασματικών δεδομένων μιας εικόνας τεμαχίζεται και συμπιέζεται παράλληλα ερχόμενος από την DRAM, με χρήση ενός ελεγκτή σε λογισμικό στον ενσωματωμένο επεξεργαστή για τον έλεγχο πολλών πυρήνων επιταχυντών στο FPGA. Ο ελεγκτής σε λογισμικό ενορχηστρώνει συναλλαγές DMA μέσω των διαύλων διασύνδεσης του Συστήματος-μιας-Ψηφίδας και έχει σχεδιαστεί ώστε να μπορεί να ενσωματωθεί σε ένα σύστημα επεξεργασίας δεδομένων εν-πτήση, χρησιμοποιώντας DRAM για ενδιάμεση μνήμη για την ανταλλαγή δεδομένων με τον αισθητήρα. Σε αξιολόγηση της ταχύτητας του συστήματος στο FPGA, η υλοποίηση φτάνει τα 447.7 Msamples/s, χρησιμοποιώντας 3 πυρήνες σε μια συσκευή FPGA SoC Zynq-7020. Παρουσιάζεται επίσης μια λεπτομερής διερεύνηση του χώρου σχεδιαστικών λύσεων για την επίτευξη υψηλής ταχύτητας στο λογισμικό συστήματος, στο επίπεδο µεταφοράς καταχωρητών RTL του επιταχυντή και την αρχιτεκτονική του SoC, καθώς και την αλληλεπίδραση μεταξύ λογισμικού και υλικού.
Κύρια θεματική κατηγορία:
Τεχνολογία – Πληροφορική
Λέξεις-κλειδιά:
Ενσωματωμένα Συστήματα, Υλικό και Αρχιτεκτονική Υπολογιστών, Δορυφορικά συστήματα δεδομένων, Συμπίεση δεδομένων, Υπερφασματική απεικόνιση, Επιταχυντές FPGA, Συστήματα σε μια ψηφίδα
Ευρετήριο:
Ναι
Αρ. σελίδων ευρετηρίου:
5
Εικονογραφημένη:
Ναι
Αρ. βιβλιογραφικών αναφορών:
57
Αριθμός σελίδων:
93

msc_thesis_antts_hyperspectral_soc.pdf
3 MB
Δεν επιτρέπεται η πρόσβαση στο αρχείο. H πρόσβαση επιτρέπεται μόνο εντός του δικτύου του ΕΚΠΑ.